JPH0336270A

JPH0336270A - 絶縁膜形成方法

Info

Publication number: JPH0336270A
Application number: JP16796689A
Authority: JP
Inventors: Masakazu Muroyama; 雅和室山; Tetsuo Gocho; 哲雄牛膓
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-06-29
Filing date: 1989-06-29
Publication date: 1991-02-15
Anticipated expiration: 2014-06-28
Also published as: JP2913672B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、基体上に薄膜を形成する’ｊｉｌｔ膜形成方
法に関する。本発明は例えば、半導体基板上に薄膜を形
威して、ＬＳＩその他の半導体装置を得る製造プロセス
において用いることができる。

〔発明の概要〕

本発明は、基体上にプラズマＣＶＤ法により第１の薄膜
を形威し、該第１の薄膜上にＥＣＲプラズマＣＶＤ法に
より第２の薄膜を連続的に形成することにより、基体上
に第１の薄膜を介在させることによって、基体と薄膜と
の密着性を良好にし、かつ、第２の薄膜形成の際にも段
差の肩部の削れなどが生じないようにしたものである。

〔従来の技術〕

近年電子材料、特に半導体装置の分野では、装置の一層
の微細化・集積化が要請されている。

例えば、ＬＳＩについて言えば、微細化によりパターン
サイズが更に縮小されている。かかる縮小に伴い、配線
幅は細く間隔は狭くなる。

しかし配線の膜厚は、配線抵抗の増大を避けるために薄
くできない。その結果、微細配線、例えばサブ泉クロン
配線では、アスペクト比が１．０以上と高くなる。従っ
て、アスペクト比の高いサブミクロン配線間に良質の絶
縁膜を埋め込み、かつ絶縁膜表面を平坦化することが、
サブ４９０フ時代の薄膜形成技術の課題となる。

一方近年、新しい薄膜形成及び平坦化技術として、ＥＣ
ＲプラズマＣＶＤ法と基牟反でのスバソタリングを組み
合わせたバイアスＥＣＲＣＶＤ法が開発され、各種の提
案がなされている。

ＥＣＲプラズマＣＶＤ法とは、マイクロ波による電子サ
イクロトロン共鳴（ＥＣＲ）励起のプラズマを用いて、
基体上にＣＶＤにより膜形成を行う技術である（ＥＣＲ
プラズマＣＶＤ法については、例えば特開昭６０−１１
５２３５号公報の記載参照）。

〔発明が解決しようとする問題点〕

ところが、ＥＣＲプラズマＣＶＤ法を用いた従来技術に
は、これにより得られる薄膜と下地との密着性の点で問
題がある。即ち、これにより形威された薄膜は、下地か
らのはがれ等が生じやすい。

特に堆積物とは性質が異なる下地へ堆積する場合には、
この問題が著しい。例えば、シリコン表面上にＳ　ｉ　
Ｏ，を膜形成し平坦化する場合などに、大きな問題とな
る。かかるシリコン表面上への５ｉ０２の形成は、実際
、シャロートレンチと称される比較的浅い溝をバイアス
ＥＣＲＣＶＤ法により埋め込むときに必要となり、この
場合に」二記の問題が生しる。

更に、上記シリコン」二のシャローＩ・レンチへの５ｉ
ｎ２の埋め込みの場合、バイアスＥ　ＣＲ，ＣＶＤ法で
は、溝の肩部がエツチングされてしま・うという問題も
生じる。

即ち、バイアスＥＣＲプラズマＣＶＤ技術は、デポジシ
ョンとエツチングを同時進行的に行うことで平坦化膜を
形成するものであり、平坦な膜形成のためにはバイアス
印加（実際にば一般にＲＦバイアスが用いられている）
が不可欠であるが、第５図に示すようなシリコン基板１
ａのＳ　ｉ　Ｉ−レンチ１ｂにＳｉＯ，を堆積する場合
、はじめからＲＦバイアスを印加してＳｉＯ２を埋めよ
うとすると、Ｓｉの肩部（第６図に特にハンチングを付
して符号２ａで示す部分）がエツチングされてしまい、
第６図に符号Ｉで示したような形状になる。

第６図中、細点を付して符号２ｂで示すのは、堆積した
ＳｉＯ２である。

Ｓｉ）レンチ１ｂの内壁に熱酸化膜を形威したとしても
、その膜厚はあまり厚く出来ないので、同しような問題
がおこる。

本発明は上記事情に鑑みてなされたもので、本発明の目
的は、上述した問題点を解決して、ＥＣＲプラズマＣＶ
Ｄ法の利点を維持しつつ、しかも下地との密着性が良好
ではがれなどが生しにくい薄膜を形成でき、かつ、トレ
ンチ等の段差の埋め込み用薄膜形成に利用する場合でも
、段差の肩部がエツチング除去されないようなＥＣＲプ
ラズマＣＶＤ法利用の蒲膜形成方法を提供することであ
る。

〔問題点を解決するための手段〕

本発明の蒲膜形成方法は、基体上に薄膜を形成する蒲膜
形成方法であって、基体上にプラズマＣＶＤ法により第
１の薄膜を形威し、該第１の薄膜上にＥＣＲプラズマＣ
ＶＤ法により第２の薄膜を連続的に形成するもので、こ
れにより上記問題を解決するものである。

本発明において、第１の薄膜を形成するプラズマＣＶＤ
法としては、通常のプラズマＣＶＤ法を用いてもよく、
あるいはバイアスを印加することなく　ＥＣＲプラズマ
ＣＶＤ法を用いるよ・うにするのでもよい。

前者の場合、基体例えば半導体基板をプラズマ発生室に
保持してここで第１の薄膜を形威し、次いで、基体をプ
ラズマ発生室がらバイアスＥＣＲＣＶＤ処理室に移動し
て、ここで第２の薄膜を形成するように実施できる。こ
れは同一のＥＣＲ装置内で行うことができる。また前者
の場合、第１の薄膜は高エネルギプラズマで形威するよ
うにできる。

後者の場合、バイアスＥＣＲＣＶＤ装置により、ＲＦバ
イアス印加電力をゼロにすることで第１の薄膜を形威し
、次いでＲＦバイアス印力ＩＪ電力をかけて第２の薄膜
を形成するよ・うに実施できる。

いずれの場合も、トレンチを埋め込む平坦化膜の形成法
として利用でき、このときは、第１の薄膜によりトレン
チ内壁に膜形成を行い、第２の薄膜によりトレンチ内壁
込みを行・うようにすることができる。

〔作　用〕

本発明によれば、基体上にプラズマＣＶＤ法による第１
の薄膜が形成されるので、基体と該第１の薄膜とは密着
性が良く、膜はがれなどは生しない。

また、第１の薄膜の形成後、第２の薄膜を形成するので
、第２の薄膜形成においてバイアス印加されても、第１
の薄膜がバッファ層としての作用を示し、トレンチ上へ
の膜形成の場合でもＩ・レンチ肩部が削られることが防
止できる。

〔実施例〕

以下本発明の実施例について、図面を参照して説明する
。但し当然のことではあるが、本発明は以下の実施例に
より限定されるものではない。

実施例−１この実施例は、本発明を、高集積化したＳＲＡＭの製造
プロセスにおける薄膜形成に具体化したものである。

本実施例においては、同一のバイアス作力Ｕ可能ＥＣＲ
プラズマＣＶＤ装置内で、まず第１図に示すように基体
１を配置してプラズマＣＶＤ法により第１の薄膜を形成
し、次いで、第２図に示すように基体１の位置をかえて
バイアスＥＣＲＣＶＤ法により第２の薄膜を連続的に形
成した。

即ち、本実施例においては、第１図に示すプラズマＥＣ
ＲＣＶＤ装置１０のプラズマ発生室１］に被処理基体ｌ
　（本例ではシリコンウェハ〉を保持し、ここでプラズ
マＣＶＤ法により基体１上に第１の薄膜を形成する。本
例において、第１の薄膜は、基体との接着性を良好にす
るための接着層としての働きをするものである。よって
、高エネルギのプラズマによりＣＶＤを行って、接着性
を高めるようにすることが好ましい。ここのプラズマＣ
ＶＤは、バイアスを印力ｎしても、作力［ＩＬなくても
よく、また磁場を付していても、いなくてもよい。

第１の薄膜としては、具体的には、反応ガス系としてシ
ランを用い、基体１であるシリコンウェハのシリコン表
面上に５）０２薄膜を形成した。

ここで、シリコン表面に対し、密着性の良い５ｉｎ２薄
膜が得られた。

その後、基体１であるウェハを、プラズマ室１１からＢ
ＣＲ処理室］２に移し、これを通常のバイアスＥＣＲＣ
ＶＤ法の位置に置いて、ここでバイアスＥＣＲＣＶＤ法
により堆積を行い、第２の薄膜を形成する。これにより
平坦化を行う。本例においては、基体１を支持するステ
ージ２をプラズマＥＣＲ装置ｌＯ内で第１図の位置から
第２図の位置に移動することで、基体１の配置位置を変
え、各位置で第１．第２の薄膜を形成したので、連続的
な膜形成が容易に行えた。

なお、基体ｌの上記移動は、ＥＣＲ装置１０のプラズマ
引き出し窓１３を通して行ったが、市販されているＥＣ
Ｒ装置はプラズマ引き出し窓１３が１０ｃｍ１後である
ため、基体１であるウェハの径よりも小さいことがらる
が、この場合は、基体１の移動を可能とすべく、該プラ
ズマ引出し窓１３を拡大するか、または除去するシステ
ムを付方■１しておけばよい。これにより、市１仮の装
置を使って、本実施例を用いることができる。

第２の薄膜の形成に際しては、マグネジ１へ、コイル１
４による磁場の付与、及び矢印１５で略示するマイクロ
波をかけてＥＣＲプラズマＣＶＤを行うが、これにより
、ダメージのない薄膜が得られる。プラズマ発生室１１
でのみ薄膜の成長を続けると、ダメージが生ずるおそれ
があるが、この第２の薄膜の形成工程では、その問題は
ない。また、ＥＣＲ７’ラズマＣＶＤ法に特有の、デポ
ジションとエソチングとが同時に行われることにより、
平坦度にすぐれた膜が得られる。但し、この第２の薄膜
の形成のとき、必ずしもバイアス印加（図中の１６で示
すＲ，Ｆ電源により印ｊＪ１１可能）する必要はない。

なお符号１７で、第２の薄膜の形成の際のプラズマ流を
略示する。

上記により、接着性の良い、かっ力ヴアレッジの良い膜
が形成される。

第２の薄膜は、ＳｉＯ□でもよく、あるいは反応ガスを
適宜に選択して、５ｉＮ（シリコンナイトライド）や、
アルくニウムの酸化物ないしは窒化物で形成することも
できる（これら材料は第１の薄膜形成に用いることもで
きる）。

トレンチの埋め込みの場合、本実施例により良好な穴埋
めが達成できるが、図示例の場合、方向性（堆積物が穴
埋めの方向に戊辰する方向性）があるので、埋め込み効
率が特に良好である。

上記例では、同一のＥＣＲプラズマＣＶＤ装置内で、第
１．第２の薄膜を形成したが、各々別装置で行ってもよ
いことは勿論である。

実施例−２本実施例は、ＳＲＡＭの製造プロセスに本発明を用い、
Ｓｉ基板上に、まずバイアスを印加しない条件（ノンバ
イアス）でＥＣＲプラズマＣＶＤ装置により薄く第１の
薄膜形成を行った後、バイアス印加条件で第２の薄膜形
成を行うものである。

■ ■ 本実施例においては、第１の薄膜形成は、次の条件で行
った。

使用カス及び流量：　Ｓｉｔ１４＝２４ＳＣＣＭ、　０
２＝４０ＳＣＣＭマイクロ波　　　：　８００Ｗ印加バイアス　　：ＯＷ圧　　　　力　　　　　’　〜５　Ｘ　１　０−’　　
Ｔｏｒｒ上記条件で、Ｓｉ基板上に５０〜５００人のＳ
ｉＯ２膜を形成する。得られた構造を、第３図に略示す
る。図中、１ａは基体であるＳｉ基板、１ｂはトレンチ
、１ｃは第１の薄膜であるノンバイアスＳｔ○２膜であ
る。

次に、第２の薄膜形成を次の条件で行った。

使用カス及び流量：　Ｓｌ　１１ａ−２４ＳＣＣ１’ｌ
、０２　＝　４０ＳＣＣＭマイクロ波　　　：　８００
Ｗ印加バイアス　　：　　３００Ｗ圧　　　　力　　　　　＋　〜５ＸＩ　　Ｑ−４Ｔｏｒ
ｒ上記のようなバイアス印加条件でｓｉｏ、朕の形成を
行う。このとき、Ａｒ等の希ガスを添加し平坦化効率を
向上させる条件を用いてもかまわない。これにより第４
図に模式的に略示する如（、■ 滑らかで平坦な第２の薄膜１ｄが得られた。実際、平坦
度は良好なものであった。

本実施例において、第１の薄膜ＩＬが、第２の薄膜１ｄ
の形成時にバッファ層として緩衝作用を呈するので、第
２の薄膜１ｄ形戒の平坦化工程では、基体１であるシリ
コン基板のトレンチ１ｂの肩はエツチングされない。更
に、基体１のシリコン表面と第１の薄膜１ｃであるノン
バイアス−３ｔＯ２膜との密着性は良好であり、また、
該ノンバイアス−３ｉｎ、膜と第２の薄膜１ｄであるバ
イアス印加−３ｉ０２膜の密着性も良好であるため、本
実施例ではシリコン基板上に密着性良くバイアス印加Ｓ
ｉｎ、膜を形成できる。

〔発明の効果〕

上述の如く本発明によれば、ＥＣＲプラズマＣＶＤ法の
利点を維持しつつ、しかも下地との密着性が良好ではが
れなどが生しにくい膜形成を行うことができ、かつ、ト
レンチ等の段差の埋め込み用薄膜形成に利用する場合で
も段差の肩部がエソチング除去されない薄膜形成を行う
ことができるという効果を有する。

【図面の簡単な説明】

第１図及び第２図は実施例−１における第１第２の薄膜
形成を示す図である。第３図及び第４図は実施例−２に
おける第１．第２の薄膜の形成を示す図である。第５図
及び第６図は従来技術の問題点を説明するための図であ
る。１．１ａ・・・基体、ｌｃ・・・第１の薄膜、１ｄ・・
・第２の薄膜、１０・・・ＥＣＲプラズマＣＶＤ装置。

Claims

【特許請求の範囲】

１．基体上に薄膜を形成する蒲膜形成方法であって、基体上にプラズマＣＶＤ法により第１の薄膜を形成し、該第１の薄膜上にＥＣＲプラズマＣＶＤ法により第２の
薄膜を連続的に形成する薄膜形成方法。