JPH0336112Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、トランジスタ回路の改良に関するも
ので、特に倒立型NPNトランジスタと横型PNP
トランジスタとを組合せて成る回路の動作周波数
範囲の拡大を計らんとするものである。

(ロ) 従来技術 従来、第１図に示す如く、NPNトランジスタ
とPNPトランジスタとを組合せたトランジスタ
回路が知られている。このトランジスタ回路は、
ベースが入力端子に、エミツタがアースに接続さ
れた第1NPNトランジスタ１と、エミツタが電源
（＋Ｂ）に、ベースがアースに、コレクタが前記
第1NPNトランジスタ１のベースに接続された第
1PNPトランジスタ２と、ベースが前記第1NPN
トランジスタ１のコレクタに、エミツタがアース
に接続された第2NPNトランジスタ３と、エミツ
タが電源に、ベースがアースに、コレクタが前記
第2NPNトランジスタ３のベースに接続された第
2PNPトランジスタ４とによつて構成されてお
り、前記第2NPNトランジスタ３のコレクタを次
段のNPNトランジスタのベースに接続したり、
出力端子としたりして、集積化トランジスタロジ
ツク回路を作成するものである。

しかして、第１図のトランジスタ回路は、通常
第２図に示す如く単一の回路基板上に集積化され
る。すなわち、第２図において、５はＮ型エピタ
キシヤル層、６及び７は該Ｎ型エピタキシヤル層
５に拡散された第１及び第2P型拡散領域、８は
該第2P型拡散領域７に拡散されたＮ型拡散領域
で、前記Ｎ型エピタキシヤル層５がNPNトラン
ジスタのエミツタ及びPNPトランジスタのベー
スとなり、前記第1P型拡散領域６がPNPトラン
ジスタのエミツタとなり、前記第2P型拡散領域
７がNPNトランジスタのベース及びPNPトラン
ジスタのコレクタとなり、前記Ｎ型拡散領域８が
NPN型トランジスタのコレクタとなる。そして、
前記Ｎ型エピタキシヤル層８をアースに第1P型
拡散領域６を電源に、第2P型拡散領域７を入力
端子に、Ｎ型拡散領域８を出力端子に、第１番目
のＮ型拡散領域８を第２番目の第2P型拡散領域
７にそれぞれ接続すれば、第１図の回路が出来上
り、その結果NPNトランジスタは倒立型となり、
かつPNPトランジスタは横方向（ラテラル）と
なる。

再び第１図に戻つて、入力端子９に入力トラン
ジスタのコレクタを接続し、該入力トランジスタ
のベースに「Ｈ」信号を印加すると、入力端子９
が「Ｌ」となり、第1PNPトランジスタ２のコレ
クタ電流が前記入力トランジスタのコレクタに流
入し、第1NPNトランジスタ１はオフとなる。そ
の為、第2NPNトランジスタ３がオンとなり、第
2PNPトランジスタ４のコレクタ電流が前記第
2NPNトランジスタ３のベースに流入し、該第
2NPNトランジスタ３のコレクタが「Ｌ」とな
る。一方、入力トランジスタのベースに「Ｌ」信
号を印加すると、入力端子９が「Ｈ」となり、第
1PNPトランジスタ２のコレクタ電流が第1NPN
トランジスタ１のベースに流入し、該第1NPNト
ランジスタ１がオンとなるので第2PNPトランジ
スタ４のコレクタ電流が前記第1NPNトランジス
タ１のコレクタに流入する。その為、第2NPNト
ランジスタ３がオフとなり、該第2NPNトランジ
スタ３のコレクタが「Ｈ」となる。従つて、第１
図の回路において、入力端子９に入力トランジス
タを接続し、そのベースに入力信号を印加すると
ともに、第2NPNトランジスタ３のコレクタに出
力端子を接続すれば、第１図の回路はインバータ
として動作するトランジスタロジツク回路とな
る。尚、第１図の回路は、その後段の回路構成を
変更することにより、様々なロジツク回路となる
が、詳細は省略する。

第１図の回路を第２図に示す如く集積回路化す
れば、各領域が共用されている為、NPNトラン
ジスタの領域に、第1P型拡散領域を付加するだ
けで回路が出来上るので、高集積化を可能とな
り、かつ製造プロセスの簡易化が計れるという利
点が得られる。

ところが、入力トランジスタを付加した第１図
の回路は、入力信号として高周波信号を印加する
と、応答が悪化し、出力信号が歪むという欠点を
有する。

(ハ) 考案の目的 本考案は上述の点に鑑み成されたもので、入力
信号として高周波信号を印加した場合にも歪無く
出力信号を発生することが出来る動作周波数範囲
の広いトランジスタ回路を提供することを目的と
する。

(ニ) 考案の構成 本考案に係るトランジスタ回路は、複数の倒立
型NPNトランジスタと、該倒立型NPNトランジ
スタの電流源となる横方向PNPトランジスタと、
入力トランジスタとを組合せたトランジスタ回路
において、初段倒立型NPNトランジスタの電流
源となる横方向PNPトランジスタに流れる電流
を、他の横方向PNPトランジスタに流れる電流
よりも大として、高周波入力信号に対する応答を
向上せしめたものである。

(ホ) 実施例 第３図は本考案の一実施例を示すもので、１０
は第１倒立型NPNトランジスタ、１１は該第１
倒立型NPNトランジスタ１０のコレクタにベー
スが接続された第２倒立型NPNトランジスタ、
１２はコレクタが前記第１倒立型NPNトランジ
スタ１０のベースに接続された第１横方向PNP
トランジスタ、１３はコレクタが前記第２倒立型
NPNトランジスタ１１のベースに接続された第
２横方向PNPトランジスタ、及び１４はコレク
タが前記第１倒立型NPNトランジスタ１０のベ
ースに、ベースが入力端子１５に接続された
NPN型の入力トランジスタである。しかして、
第１横方向PNPトランジスタ１２は第２横方向
PNPトランジスタ１３に比べエミツタ面積が大
となされている為に、前記第１横方向PNPトラ
ンジスタ１２のコレクタ電流は、前記第２横方向
PNPトランジスタ１３のコレクタ電流よりも大
となる。

入力端子１５に「Ｈ」の入力信号が印加される
と、入力トランジスタ１４がオンとなるが、前記
入力トランジスタ１４のコレクタ電流は、第１横
方向PNPトランジスタ１２のコレクタ電流によ
り十分に供給されるので、前記入力トランジスタ
１４が過飽和を起すことがなく、その結果前記入
力トランジスタ１４の少数キヤリア蓄積効果が減
少される。入力トランジスタ１４がオンとなる
と、第１倒立型NPNトランジスタ１０のベース
電圧が低下し、該第１倒立型NPNトランジスタ
１０がオフとなる。その為、前記第１倒立型
NPNトランジスタ１０のコレクタ電圧が「Ｈ」
となり、第２倒立型NPNトランジスタ１１がオ
ンとなり、第２横方向PNPトランジスタ１３の
コレクタ電流が前記第２倒立型NPNトランジス
タ１１のベースに供給され、前記第２倒立型
NPNトランジスタ１１のコレクタは「Ｌ」とな
る。

次に入力信号が「Ｈ」から「Ｌ」に切換わる
と、少数キヤリア蓄積効果が少い為、入力トラン
ジスタ１４が直ちにオフとなりそのコレクタ電圧
は直ちに「Ｈ」となり、第１倒立型NPNトラン
ジスタ１０がオンとなつて、第１横方向PNPト
ランジスタ１２のコレクタ電流は、前記第１倒立
型NPNトランジスタ１０のベースに供給される。
その為、第２倒立型NPNトランジスタ１１はオ
フとなり、そのコレクタに「Ｈ」の信号が発生す
る。

第４図は、第３図の回路を集積回路化した際の
パターン図を示すもので、第２図と異なる点は、
第1P型拡散領域６を直角方向に延設し、第１番
目の横方向PNPトランジスタのエミツタとコレ
クタとの対向面積を拡大した点にある。その他の
部分については、第２図と同一に付、同一の図番
を付して説明を省略する。しかして、第４図の如
く第1P型拡散領域の延設部分６ａを設ければ、
第１横方向PNPトランジスタ１２のコレクタ電
流のみを増大させることが出来るので、集積回路
全体の消費電流を必要最小限に押さえられ、かつ
延設部分６ａの長さに応じた任意の電流を得るこ
とが出来る。また、第1P型拡散領域６の延設は、
Ｎ型エピタキシヤル層５の従来使用されていなか
つた部分にＰ型の拡散を行うだけで、その他の部
分のパターンを全く変更する必要が無いので、製
造工程を増加すること無く簡単に行い得る。

(ヘ) 考案の効果 以上述べた如く、本考案に依れば、高周波の入
力信号に対して歪なく応答するトランジスタ回路
を提供出来るので、動作周波数範囲の拡大が計
れ、比種回路の応用範囲を拡げることが出来ると
いう利点を有する。また、第１横方向PNPトラ
ンジスタの電流を増大するだけで動作周波数範囲
の拡大という前記利点が得られるので、回路全体
の消費電流を不要に増大させる必要がないという
利点が得られる。更に、第４図の実施例に示され
る如く、第1P型拡散領域の延設だけで第１横方
向PNPトランジスタのコレクタ電流の増大を行
えば、本考案に係るトランジスタ回路を簡単に製
造出来るという利点が得られる。

【図面の簡単な説明】

第１図は、従来のトランジスタ回路を示す回路
図、第２図はそのパターン図、第３図は本考案の
一実施例を示す回路図、及び第４図はそのパター
ン図である。 主な図番の説明、１，３，１０，１１……倒立
型NPNトランジスタ、２，４，１２，１３……
横方向PNPトランジスタ、６ａ……延設部分。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタが共通に接地され、前段のコレクタが
   後段のベースに順次接続された複数の倒立型
   NPNトランジスタと、エミツタが共通に電源に
   接続され、ベースが共通に接地され、コレクタが
   それぞれ対応する前記NPNトランジスタのベー
   スに接続された横方向PNPトランジスタと、初
   段倒立型NPNトランジスタのベースにコレクタ
   が接続され、ベースが入力端子に接続された
   NPN型の入力トランジスタとから成り、前記横
   方向PNPトランジスタのうちコレクタが前記初
   段倒立型NPNトランジスタのベースに接続され
   たPNPトランジスタに流れる電流を、他のPNP
   トランジスタに流れる電流よりも大とし、前記入
   力トランジスタの小数キヤリア蓄積効果を減少さ
   せたことを特徴とするトランジスタ回路。