JPH0334368A - アクティブマトリクス表示パネル - Google Patents
アクティブマトリクス表示パネルInfo
- Publication number
- JPH0334368A JPH0334368A JP1168187A JP16818789A JPH0334368A JP H0334368 A JPH0334368 A JP H0334368A JP 1168187 A JP1168187 A JP 1168187A JP 16818789 A JP16818789 A JP 16818789A JP H0334368 A JPH0334368 A JP H0334368A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- insulating film
- composite metal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 58
- 239000002131 composite material Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 25
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 8
- 239000010937 tungsten Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- 239000010948 rhodium Substances 0.000 claims description 9
- 238000002048 anodisation reaction Methods 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 238000007743 anodising Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- VBIXEXWLHSRNKB-UHFFFAOYSA-N ammonium oxalate Chemical compound [NH4+].[NH4+].[O-]C(=O)C([O-])=O VBIXEXWLHSRNKB-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の薄膜トランジスタ(TPT)をマトリ
クス状に備えた液晶デイスプレィ(LCD)等のアクテ
ィブマトリクス表示パネルに関するものである。
クス状に備えた液晶デイスプレィ(LCD)等のアクテ
ィブマトリクス表示パネルに関するものである。
従来より、アクティブマトリクス表示パネルにおいては
、非晶質5i(a−8i)を用いたTFTアレイを内蔵
したものが知られている。
、非晶質5i(a−8i)を用いたTFTアレイを内蔵
したものが知られている。
第1図はTPTの概略断面図である0図に示されるよう
に、このTPTは、ガラス基板1上にスパッタ加工によ
り所定の形状に形成されたITO<In O+5nO
2)よりなる透明電極2を3 有している。また、ガラス基板l上には、タンタル(T
a)を1000〜3000オンダストローム厚に成膜し
て形成されたゲート電@3と、このゲート電極3の表面
の一部を陽極化成することにより形成したゲート絶縁膜
4とを有している。さらに、ガラス基板1上にはゲート
絶縁V44を覆うように、NHとSiH4を主成分ガス
としたグ0−放電法により0.1〜0.5μm厚に形成
されたシリコン窒化膜(SIN4M>5が備えられてい
る。
に、このTPTは、ガラス基板1上にスパッタ加工によ
り所定の形状に形成されたITO<In O+5nO
2)よりなる透明電極2を3 有している。また、ガラス基板l上には、タンタル(T
a)を1000〜3000オンダストローム厚に成膜し
て形成されたゲート電@3と、このゲート電極3の表面
の一部を陽極化成することにより形成したゲート絶縁膜
4とを有している。さらに、ガラス基板1上にはゲート
絶縁V44を覆うように、NHとSiH4を主成分ガス
としたグ0−放電法により0.1〜0.5μm厚に形成
されたシリコン窒化膜(SIN4M>5が備えられてい
る。
シリコン窒化膜5上には、S I H4ガスを用いたプ
ラズマCVD法により0.02〜0.2μm厚に形成さ
れたa−3i膜6が備えられ、その上にアルミニウムの
真空蒸着法により0.5〜1゜0μm厚に被着して形成
されたドレイン電極7及びソース電極8が備えられてい
る。
ラズマCVD法により0.02〜0.2μm厚に形成さ
れたa−3i膜6が備えられ、その上にアルミニウムの
真空蒸着法により0.5〜1゜0μm厚に被着して形成
されたドレイン電極7及びソース電極8が備えられてい
る。
上記構成のTPTと画素電極とを、2次元的にマトリク
ス状に複数配置することで、アクティブマトリクス表示
パネルの下基板となる。
ス状に複数配置することで、アクティブマトリクス表示
パネルの下基板となる。
そして、この下基板と、ガラス基板上にR(赤)、G(
緑〉、B(青)よりなる所定形状のカラーフィルタ層と
透明電極を有すると上基板とを対向させて形成される空
間に液晶を注入して力”5− LCDが構成される。
緑〉、B(青)よりなる所定形状のカラーフィルタ層と
透明電極を有すると上基板とを対向させて形成される空
間に液晶を注入して力”5− LCDが構成される。
しかしながら、上記従来の構成においては、ゲート電極
をTaで構成したため、ゲート電極の電気抵抗率が15
0〜200μΩ・cmと大きく、しかも、陽極化成によ
りTaゲート電極の有効断面積が減少するので、ゲート
電極の抵抗値がさらに大きくなり、このために生じるゲ
ート電極パルス(走査信号)のひずみにより表示品質が
低下する問題があった。
をTaで構成したため、ゲート電極の電気抵抗率が15
0〜200μΩ・cmと大きく、しかも、陽極化成によ
りTaゲート電極の有効断面積が減少するので、ゲート
電極の抵抗値がさらに大きくなり、このために生じるゲ
ート電極パルス(走査信号)のひずみにより表示品質が
低下する問題があった。
特に、高精細で大表示容量の液晶表示パネルにおいては
、ゲート電極の終端付近のC−Hの時定数が大きく、パ
ルスの伝播ひずみが大きくなるので、走査信号にひずみ
が生じ、TPTが充分にONしないため、接続端子付近
と終端付近の液晶立上がりに差が生じ、画面内で色むら
が生ずるという問題があった。
、ゲート電極の終端付近のC−Hの時定数が大きく、パ
ルスの伝播ひずみが大きくなるので、走査信号にひずみ
が生じ、TPTが充分にONしないため、接続端子付近
と終端付近の液晶立上がりに差が生じ、画面内で色むら
が生ずるという問題があった。
そこで、本発明は上記した従来技術の課題を解決するた
めになされたものであり、その目的とするところは、ゲ
ート電極パルス(走査信号)のひずみを小さくし、色む
らのない優れた品質のアクティブマトリクス表示パネル
を提供することにある。
めになされたものであり、その目的とするところは、ゲ
ート電極パルス(走査信号)のひずみを小さくし、色む
らのない優れた品質のアクティブマトリクス表示パネル
を提供することにある。
本発明に係るアクティブマトリクス表示パネルは、透光
性絶縁物基板と、上記透光性絶縁物基板上にタングステ
ンとタンタルの複合金属により形成さt]、、;1.”
l”−ト電極と、上記ゲート電極を構成する複合金属表
面の陽極化成により形成された第一のゲート絶縁膜と、
上記第一のゲート絶縁膜上に形成された第二のゲート絶
縁膜と、上記第二のゲート絶縁膜上に形成されたアモル
ファスシリコン半導体層と、上記アモルファスシリコン
半導体層上に形成されたソース電極及びドレイン電極と
、上記透光性絶縁物基板上に形成された透明電極とを有
し、上記ゲート電極に所定の電圧を印加することにより
上記ソース電極、上記アモルファスシリコン半導体層及
び上記ドレイン電極を通して上記透明電極に電圧を印加
する薄膜トランジスタを、マトリクス状に複数備えたこ
とを特徴としている。
性絶縁物基板と、上記透光性絶縁物基板上にタングステ
ンとタンタルの複合金属により形成さt]、、;1.”
l”−ト電極と、上記ゲート電極を構成する複合金属表
面の陽極化成により形成された第一のゲート絶縁膜と、
上記第一のゲート絶縁膜上に形成された第二のゲート絶
縁膜と、上記第二のゲート絶縁膜上に形成されたアモル
ファスシリコン半導体層と、上記アモルファスシリコン
半導体層上に形成されたソース電極及びドレイン電極と
、上記透光性絶縁物基板上に形成された透明電極とを有
し、上記ゲート電極に所定の電圧を印加することにより
上記ソース電極、上記アモルファスシリコン半導体層及
び上記ドレイン電極を通して上記透明電極に電圧を印加
する薄膜トランジスタを、マトリクス状に複数備えたこ
とを特徴としている。
また、他の発明に係るアクティブマトリクス表示パネル
は、上記構成の内の透光性絶縁物基板上に形成されたゲ
ート電極を、ニッケルとタンタルの複合金属により形成
したものである。
は、上記構成の内の透光性絶縁物基板上に形成されたゲ
ート電極を、ニッケルとタンタルの複合金属により形成
したものである。
さらに他の発明に係るアクティブマトリクス表示パネル
は、上記構成の内の透光性絶縁物基板上に形成されたゲ
ート電極を、コバルトとタンタルの複合金属、ロジウム
とタンタルの複合金属、又はイリジウムとタンタルの複
合金属のいずれかににより形成したものである。
は、上記構成の内の透光性絶縁物基板上に形成されたゲ
ート電極を、コバルトとタンタルの複合金属、ロジウム
とタンタルの複合金属、又はイリジウムとタンタルの複
合金属のいずれかににより形成したものである。
本発明においては、透光性絶縁物基板上のゲート電極を
、タングステンとタンタルの複合金属、ニッケルとタン
タルの複合金属、コバルトとタンタルの複合金属、ロジ
ウムとタンタルの複合金属、又はイリジウムとタンタル
の複合金属のいずれかにより形成することにより、・ゲ
ート電極を電気抵抗率を小さくし、また、ゲート電極の
陽極化成することのできる性質のものとしている。
、タングステンとタンタルの複合金属、ニッケルとタン
タルの複合金属、コバルトとタンタルの複合金属、ロジ
ウムとタンタルの複合金属、又はイリジウムとタンタル
の複合金属のいずれかにより形成することにより、・ゲ
ート電極を電気抵抗率を小さくし、また、ゲート電極の
陽極化成することのできる性質のものとしている。
以下に、本発明を図示の実施例に基づいて説明する。
第1図は本発明に係るアクティブマトリクス表示パネル
を構成する薄膜トランジスタの概略断面図である。本実
施例は先に説明した従来例とのものとゲート電極3及び
このゲート電極3の陽極化成により形成された絶縁膜4
の材質が相違する。
を構成する薄膜トランジスタの概略断面図である。本実
施例は先に説明した従来例とのものとゲート電極3及び
このゲート電極3の陽極化成により形成された絶縁膜4
の材質が相違する。
即ち、本実施例においては、ゲート電極3をタングステ
ンとタンタルからなる複合金属により構成し、絶縁WA
4をタングステンとタンタルからなる複合金属を陽極化
性することにより形成している。
ンとタンタルからなる複合金属により構成し、絶縁WA
4をタングステンとタンタルからなる複合金属を陽極化
性することにより形成している。
上記以外の構成は先に説明した従来例とのものと同一な
のでその説明を省略する。
のでその説明を省略する。
ここで、ゲート電極3はW−Ta複合金属膜より形成さ
れ、このW−Ta複合金属膜は、WターゲットとTaタ
ーゲットを用い、Wターゲットの面積比(W/(W+T
a)lを20〜70%として、アルゴンガス雰囲気中で
、RFスパッタすることにより0.1〜0.3μm厚に
形成される。
れ、このW−Ta複合金属膜は、WターゲットとTaタ
ーゲットを用い、Wターゲットの面積比(W/(W+T
a)lを20〜70%として、アルゴンガス雰囲気中で
、RFスパッタすることにより0.1〜0.3μm厚に
形成される。
尚、このときのスパッタ条件は到達真空度5×10’T
orr以下、基板温度200〜300℃、Arガス圧力
3〜7 X 10−3To r r 、 RF電力密度
3.0〜4.0w/cm2である。
orr以下、基板温度200〜300℃、Arガス圧力
3〜7 X 10−3To r r 、 RF電力密度
3.0〜4.0w/cm2である。
また、第2図はゲート電極3の製造に際して、W−Ta
ターゲットの面積比を変えたときのW−Ta膜の抵抗率
(ρ)を示すグラフある0図より、Wターゲットの面積
比が20〜70%のときに、Taターゲット100%(
従来例)の場合より抵抗率ρが約1/3〜115と小さ
くなることがわかった。特に、Wターゲットの面積比が
30〜50%の範囲では、抵抗率ρが30〜40μΩ・
Cmとなり、Taターゲット100%の場合の180〜
200μΩ・cmに比較して約115となり、膜厚0.
2μmの場合の面積抵抗(ρS)が、約1・ 7Ω/C
m2となる。
ターゲットの面積比を変えたときのW−Ta膜の抵抗率
(ρ)を示すグラフある0図より、Wターゲットの面積
比が20〜70%のときに、Taターゲット100%(
従来例)の場合より抵抗率ρが約1/3〜115と小さ
くなることがわかった。特に、Wターゲットの面積比が
30〜50%の範囲では、抵抗率ρが30〜40μΩ・
Cmとなり、Taターゲット100%の場合の180〜
200μΩ・cmに比較して約115となり、膜厚0.
2μmの場合の面積抵抗(ρS)が、約1・ 7Ω/C
m2となる。
W−TaJIQはホトリソ・ドライエツチング(CF
4+02 )加工により、ゲート電tfIi!3となり
、このゲート電極3の表面はリン酸水溶液、又は、はう
酸アンモニウム等により陽極化成され絶縁膜4となる。
4+02 )加工により、ゲート電tfIi!3となり
、このゲート電極3の表面はリン酸水溶液、又は、はう
酸アンモニウム等により陽極化成され絶縁膜4となる。
上記実施例においては、ゲート電極3の抵抗値が十分低
くなるので、ゲート電極に印加される走査信号のひずみ
を低減でき、よって、色むらなどの表示品質の低下を無
くすることができる。
くなるので、ゲート電極に印加される走査信号のひずみ
を低減でき、よって、色むらなどの表示品質の低下を無
くすることができる。
また、他の実施例においては、ゲート電極3をN1とT
aからなる複合金属により構成し、絶縁WA4をNiと
Taからなる複合金属を陽極化成することにより形成し
ている。
aからなる複合金属により構成し、絶縁WA4をNiと
Taからなる複合金属を陽極化成することにより形成し
ている。
ここで、ゲート電極3はNi−Ta複合金属膜より形成
され、このNi−Ta複金合金m膜、Niターゲットと
Taターゲットを用い、Niターゲットの面積比(Ni
/(Ni中Ta))が20〜70%として、アルゴンガ
ス雰囲気中で、RFスパッタすることにより0.1〜0
.3μm厚に形成される。尚、このときのスパッタ条件
は到達真空度5X10−6Torr以下、基板温度20
0〜300℃、Arガス圧力3X10’ 〜7X10’
Torr、RF電力密度3.0−4.Qw/(m2であ
る。
され、このNi−Ta複金合金m膜、Niターゲットと
Taターゲットを用い、Niターゲットの面積比(Ni
/(Ni中Ta))が20〜70%として、アルゴンガ
ス雰囲気中で、RFスパッタすることにより0.1〜0
.3μm厚に形成される。尚、このときのスパッタ条件
は到達真空度5X10−6Torr以下、基板温度20
0〜300℃、Arガス圧力3X10’ 〜7X10’
Torr、RF電力密度3.0−4.Qw/(m2であ
る。
第3図はゲート電極3の製造に際して、Ni−Taター
ゲットの面積比を変えたときのN i −Ta複合金属
膜の抵抗率(ρ)を示すグラフある。
ゲットの面積比を変えたときのN i −Ta複合金属
膜の抵抗率(ρ)を示すグラフある。
図より、Niターゲットの面積比が20〜70%のとき
に、従来例の場合より抵抗率ρが約1/3〜115と小
さいことがわかる。
に、従来例の場合より抵抗率ρが約1/3〜115と小
さいことがわかる。
これにより、第2図の場合と同様に、ゲート電極3の抵
抗値を十分低くできるので、ゲート電極に印加される走
査信号のひずみを大きく低減でき、よって、色むらなど
の表示品質の低下を無くすることができる。
抗値を十分低くできるので、ゲート電極に印加される走
査信号のひずみを大きく低減でき、よって、色むらなど
の表示品質の低下を無くすることができる。
さらに他の実施例においては、ゲート電1ffi3をC
o−Ta複合金属膜、Rh−Ta複合金属膜、又は、I
r−Ta複合金属膜とすることもできる。
o−Ta複合金属膜、Rh−Ta複合金属膜、又は、I
r−Ta複合金属膜とすることもできる。
この場合には、CoターゲットとTaターゲットを用い
Coターゲツト面積比(Co/(Co+Ta))20〜
70%として、RhターゲットとTaターゲットとを用
い、Rhターゲットの面積比(Rh/ (Rh中Ta)
)を20〜70%として、又は、lrツタ−ットとTa
ターゲットとを用い、をIrターゲットの面積比(I
r/(1r十Ta))20〜70%として、アルゴンガ
ス雰囲気中で、RFスパッタすることにより0.1〜0
.3μmの複合金属膜を形成する。尚、このときのスパ
ッタ条件は到達真空度5X10”6Torr以下、基板
温度200〜300℃、Arガス圧力3〜7 X10’
Torr、RF電力密度3.0〜4.0w70m2であ
る。
Coターゲツト面積比(Co/(Co+Ta))20〜
70%として、RhターゲットとTaターゲットとを用
い、Rhターゲットの面積比(Rh/ (Rh中Ta)
)を20〜70%として、又は、lrツタ−ットとTa
ターゲットとを用い、をIrターゲットの面積比(I
r/(1r十Ta))20〜70%として、アルゴンガ
ス雰囲気中で、RFスパッタすることにより0.1〜0
.3μmの複合金属膜を形成する。尚、このときのスパ
ッタ条件は到達真空度5X10”6Torr以下、基板
温度200〜300℃、Arガス圧力3〜7 X10’
Torr、RF電力密度3.0〜4.0w70m2であ
る。
また、第4図はゲート電@3の製造に際して、ターゲッ
トの面積比を変えたときの複合金属膜の抵抗4!(ρ)
を示すグラフある。図より、Co−Ta複合金属膜、R
h−Ta複合金属膜、又は、I r−Ta複合金属膜の
いずれの場合にも、ターゲットの面積比が20〜70%
のときに、従来例より抵抗率ρが約173〜115と小
さいことがわかる。特に、面積比が30〜50%の範囲
で抵抗率ρは30〜40μΩ・cmとなり、100%T
aターゲットの場合の180〜200μΩ・Cmに比較
すると約115となり、膜厚0.2μmの場合の面積抵
抗〈ρS)は、約1.7Ω/cm”である。
トの面積比を変えたときの複合金属膜の抵抗4!(ρ)
を示すグラフある。図より、Co−Ta複合金属膜、R
h−Ta複合金属膜、又は、I r−Ta複合金属膜の
いずれの場合にも、ターゲットの面積比が20〜70%
のときに、従来例より抵抗率ρが約173〜115と小
さいことがわかる。特に、面積比が30〜50%の範囲
で抵抗率ρは30〜40μΩ・cmとなり、100%T
aターゲットの場合の180〜200μΩ・Cmに比較
すると約115となり、膜厚0.2μmの場合の面積抵
抗〈ρS)は、約1.7Ω/cm”である。
この場合においても、第4図の場合と同様に、ゲート′
gjh極3の抵抗値を十分低くできるので、ゲート電極
に印加される走査信号のひずみを大きく低減でき、色む
らなどの表示品質の低下を無くすることができる。
gjh極3の抵抗値を十分低くできるので、ゲート電極
に印加される走査信号のひずみを大きく低減でき、色む
らなどの表示品質の低下を無くすることができる。
以上説明したように、本発明によれば、ゲート電極を特
定の複合金属膜としたことによって、ゲート電極の抵抗
値をタンタル金属膜の1!5程度に低減し、ゲート電極
を陽極化成できる材質のものとしたことによって、絶縁
性能を低下させることなく、ゲート電極に印加される走
査信号のひずみを低減でき、輝度むらのない良好な表示
品質を得ることができる。
定の複合金属膜としたことによって、ゲート電極の抵抗
値をタンタル金属膜の1!5程度に低減し、ゲート電極
を陽極化成できる材質のものとしたことによって、絶縁
性能を低下させることなく、ゲート電極に印加される走
査信号のひずみを低減でき、輝度むらのない良好な表示
品質を得ることができる。
第1図は本発明に係るアクティブマトリクス表示パネル
に組み込まれる薄膜トランジスタの概略断面図、 第2図はWターゲットの面積比を変えたときのW−Ta
膜の抵抗率を示すグラフ、 第3図はNiターゲットの面積比を変えたときのNi
−TagAの抵抗率を示すグラフ、第4図はCoターゲ
ット、Rhターゲット、又はIrターゲットの面積比を
変えたときのCo−TaJli、Rh −T a膜、又
はI r−TaJliの抵抗率を示すグラフである。 !・・・ガラス基板、 2・・・透明電極、3・・・
ゲート電極、 4・・・絶縁膜、5・・・シリコン窒
化膜、6・・・a−3t膜、7・・・ドレイン電極、
8・・・ソース電極。
に組み込まれる薄膜トランジスタの概略断面図、 第2図はWターゲットの面積比を変えたときのW−Ta
膜の抵抗率を示すグラフ、 第3図はNiターゲットの面積比を変えたときのNi
−TagAの抵抗率を示すグラフ、第4図はCoターゲ
ット、Rhターゲット、又はIrターゲットの面積比を
変えたときのCo−TaJli、Rh −T a膜、又
はI r−TaJliの抵抗率を示すグラフである。 !・・・ガラス基板、 2・・・透明電極、3・・・
ゲート電極、 4・・・絶縁膜、5・・・シリコン窒
化膜、6・・・a−3t膜、7・・・ドレイン電極、
8・・・ソース電極。
Claims (5)
- (1)透光性絶縁物基板と、 上記透光性絶縁物基板上にタングステン(W)とタンタ
ル(Ta)の複合金属により形成されたゲート電極と、 上記ゲート電極を構成する複合金属表面の陽極化成によ
り形成された第一のゲート絶縁膜と、上記第一のゲート
絶縁膜上に形成された第二のゲート絶縁膜と、 上記第二のゲート絶縁膜上に形成されたアモルファスシ
リコン半導体層と、 上記アモルファスシリコン半導体層上に形成されたソー
ス電極及びドレイン電極と、 上記透光性絶縁物基板上に形成された透明電極とを有し
、 上記ゲート電極に所定の電圧を印加することにより上記
ソース電極、上記アモルファスシリコン半導体層及び上
記ドレイン電極を通して上記透明電極に電圧を印加する
薄膜トランジスタを、マトリクス状に複数備えたことを
特徴とするアクティブマトリクス表示パネル。 - (2)透光性絶縁物基板と、 上記透光性絶縁物基板上にニッケル(Ni)とタンタル
(Ta)の複合金属により形成されたゲート電極と、 上記ゲート電極を構成する複合金属表面の陽極化成によ
り形成された第一のゲート絶縁膜と、上記第一のゲート
絶縁膜上に形成された第二のゲート絶縁膜と、 上記第二のゲート絶縁膜上に形成されたアモルファスシ
リコン半導体層と、 上記アモルファスシリコン半導体層上に形成されたソー
ス電極及びドレイン電極と、 上記透光性絶縁物基板上に形成された透明電極とを有し
、 上記ゲート電極に所定の電圧を印加することにより上記
ソース電極、上記アモルファスシリコン半導体層及び上
記ドレイン電極を通して上記透明電極に電圧を印加する
薄膜トランジスタを、マトリクス状に複数備えたことを
特徴とするアクティブマトリクス表示パネル。 - (3)透光性絶縁物基板と、 上記透光性絶縁物基板上にコバルト(Co)とタンタル
(Ta)の複合金属により形成されたゲート電極と、 上記ゲート電極を構成する複合金属表面の陽極化成によ
り形成された第一のゲート絶縁膜と、上記第一のゲート
絶縁膜上に形成された第二のゲート絶縁膜と、 上記第二のゲート絶縁膜上に形成されたアモルファスシ
リコン半導体層と、 上記アモルファスシリコン半導体層上に形成されたソー
ス電極及びドレイン電極と、 上記透光性絶縁物基板上に形成された透明電極とを有し
、 上記ゲート電極に所定の電圧を印加することにより上記
ソース電極、上記アモルファスシリコン半導体層及び上
記ドレイン電極を通して上記透明電極に電圧を印加する
薄膜トランジスタを、マトリクス状に複数備えたことを
特徴とするアクティブマトリクス表示パネル。 - (4)透光性絶縁物基板と、 上記透光性絶縁物基板上にロジウム(Rh)とタンタル
(Ta)の複合金属により形成されたゲート電極と、 上記ゲート電極を構成する複合金属表面の陽極化成によ
り形成された第一のゲート絶縁膜と、上記第一のゲート
絶縁膜上に形成された第二のゲート絶縁膜と、 上記第二のゲート絶縁膜上に形成されたアモルファスシ
リコン半導体層と、 上記アモルファスシリコン半導体層上に形成されたソー
ス電極及びドレイン電極と、 上記透光性絶縁物基板上に形成された透明電極とを有し
、 上記ゲート電極に所定の電圧を印加することにより上記
ソース電極、上記アモルファスシリコン半導体層及び上
記ドレイン電極を通して上記透明電極に電圧を印加する
薄膜トランジスタを、マトリクス状に複数備えたことを
特徴とするアクティブマトリクス表示パネル。 - (5)透光性絶縁物基板と、 上記透光性絶縁物基板上にイリジウム(Ir)とタンタ
ル(Ta)の複合金属により形成されたゲート電極と、 上記ゲート電極を構成する複合金属表面の陽極化成によ
り形成された第一のゲート絶縁膜と、上記第一のゲート
絶縁膜上に形成された第二のゲート絶縁膜と、 上記第二のゲート絶縁膜上に形成されたアモルファスシ
リコン半導体層と、 上記アモルファスシリコン半導体層上に形成されたソー
ス電極及びドレイン電極と、 上記透光性絶縁物基板上に形成された透明電極とを有し
、 上記ゲート電極に所定の電圧を印加することにより上記
ソース電極、上記アモルファスシリコン半導体層及び上
記ドレイン電極を通して上記透明電極に電圧を印加する
薄膜トランジスタを、マトリクス状に複数備えたことを
特徴とするアクティブマトリクス表示パネル。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16818789A JP2558351B2 (ja) | 1989-06-29 | 1989-06-29 | アクティブマトリクス表示パネル |
US07/540,624 US5070379A (en) | 1989-06-29 | 1990-06-19 | Thin-film transistor matrix for active matrix display panel with alloy electrodes |
US07/706,267 US5225364A (en) | 1989-06-26 | 1991-05-28 | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16818789A JP2558351B2 (ja) | 1989-06-29 | 1989-06-29 | アクティブマトリクス表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0334368A true JPH0334368A (ja) | 1991-02-14 |
JP2558351B2 JP2558351B2 (ja) | 1996-11-27 |
Family
ID=15863397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16818789A Expired - Fee Related JP2558351B2 (ja) | 1989-06-26 | 1989-06-29 | アクティブマトリクス表示パネル |
Country Status (2)
Country | Link |
---|---|
US (1) | US5070379A (ja) |
JP (1) | JP2558351B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870125A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 薄膜トランジスタ |
US5917198A (en) * | 1996-03-29 | 1999-06-29 | Nec Corporation | Gate electrodes and matrix lines made of W/Ta alloy for LCD apparatus |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
EP0459763B1 (en) * | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
JP3226223B2 (ja) * | 1990-07-12 | 2001-11-05 | 株式会社東芝 | 薄膜トランジスタアレイ装置および液晶表示装置 |
US7075501B1 (en) * | 1990-12-31 | 2006-07-11 | Kopin Corporation | Head mounted display system |
KR100215338B1 (ko) * | 1991-03-06 | 1999-08-16 | 가나이 쓰도무 | 반도체 장치의 제조방법 |
US5247194A (en) * | 1991-05-24 | 1993-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor with an increased switching rate |
JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
US5633175A (en) * | 1991-12-19 | 1997-05-27 | Hitachi, Ltd. | Process for stripping photoresist while producing liquid crystal display device |
US5559344A (en) * | 1992-01-31 | 1996-09-24 | Hitachi, Ltd. | Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same |
JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
KR950008931B1 (ko) * | 1992-07-22 | 1995-08-09 | 삼성전자주식회사 | 표시패널의 제조방법 |
US5707746A (en) * | 1992-09-25 | 1998-01-13 | Sharp Kabushiki Kaisha | Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer |
US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
US5473456A (en) * | 1993-10-27 | 1995-12-05 | At&T Corp. | Method for growing transparent conductive gallium-indium-oxide films by sputtering |
US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
JP3526651B2 (ja) * | 1995-04-28 | 2004-05-17 | ローム株式会社 | 半導体装置および配線方法 |
US5636041A (en) * | 1995-05-24 | 1997-06-03 | Dell Usa, L.P. | Technique for increasing the visibility of an LCD panel during warm-up thereof |
US5973342A (en) * | 1996-04-25 | 1999-10-26 | Rohm Co., Ltd. | Semiconductor device having an iridium electrode |
US20060003485A1 (en) * | 2004-06-30 | 2006-01-05 | Hoffman Randy L | Devices and methods of making the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01231024A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57100770A (en) * | 1980-12-16 | 1982-06-23 | Seiko Epson Corp | Switching element |
JPS59232456A (ja) * | 1983-06-16 | 1984-12-27 | Hitachi Ltd | 薄膜回路素子 |
GB2169746B (en) * | 1984-11-13 | 1988-09-14 | Sharp Kk | Thin film transistor |
JPH0691252B2 (ja) * | 1986-11-27 | 1994-11-14 | 日本電気株式会社 | 薄膜トランジスタアレイ |
JPH0671082B2 (ja) * | 1987-04-02 | 1994-09-07 | 株式会社精工舎 | 薄膜トランジスタ |
JP2585267B2 (ja) * | 1987-05-08 | 1997-02-26 | 株式会社東芝 | 液晶表示装置 |
JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
JPH01291467A (ja) * | 1988-05-19 | 1989-11-24 | Toshiba Corp | 薄膜トランジスタ |
-
1989
- 1989-06-29 JP JP16818789A patent/JP2558351B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-19 US US07/540,624 patent/US5070379A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01231024A (ja) * | 1988-03-11 | 1989-09-14 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870125A (ja) * | 1994-08-29 | 1996-03-12 | Nec Corp | 薄膜トランジスタ |
US5917198A (en) * | 1996-03-29 | 1999-06-29 | Nec Corporation | Gate electrodes and matrix lines made of W/Ta alloy for LCD apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2558351B2 (ja) | 1996-11-27 |
US5070379A (en) | 1991-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0334368A (ja) | アクティブマトリクス表示パネル | |
US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
US6184948B1 (en) | Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same | |
JPH10213809A (ja) | 液晶表示装置及びその製造方法 | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
GB2197985A (en) | Liquid crystal display | |
JPS6270817A (ja) | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 | |
US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
US5225364A (en) | Method of fabricating a thin-film transistor matrix for an active matrix display panel | |
JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
US20180307093A1 (en) | Display substrate, liquid crystal display panel and fabricating method thereof, and liquid crystal display apparatus | |
JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 | |
KR100928493B1 (ko) | 박막트랜지스터의 형성방법 | |
JPH03156427A (ja) | 薄膜トランジスタアレイ | |
JPH05241166A (ja) | 液晶表示装置 | |
JPH0281028A (ja) | 液晶表示装置 | |
KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 | |
KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
JPH11326949A (ja) | アクティブマトリクス型液晶表示素子 | |
JP3306986B2 (ja) | 液晶装置の製造方法 | |
JPH0331823A (ja) | 液晶表示装置及び電極基板の製造方法 | |
JPS63253332A (ja) | 液晶表示装置 | |
JP3169319B2 (ja) | 非線形素子の製造方法 | |
KR100268302B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |