JPH033432A - 選択呼出受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、無線呼出用受信装置に利用する発振素子の発
振補正回路に関するものである。

（従来の技術） 従来、この種の無線呼出用受信装置は１発振素子の発振
精度によって間欠受信を行うように構成されていた。

（発明が解決しようとする課題） 上記従来の無線呼出用受信装置では、発振素子の発振精
度に頼っているために、伝送速度の高速化に伴う間欠受
信（従来と同一時間の間欠受信）の維持が、発振素子の
発振精度をさらに向上させない限りできないという欠点
があった。

本発明の目的は、従来の欠点を解消し、発振素子の発振
精度を向上させなくとも、間欠受信の維持が可能である
優れた選択呼出受信装置を提供することである。

（ａ題を解決するための手段） 本発明の選択呼出受信装置は、基地局からの選択呼出信
号を受信し、ディジタル信号として出力する受Ｊｉ信号
と、ディジタル信号と内部発振回路で生成される内部ク
ロックとの同期をとるビット同期回路と、間欠的に送信
されるフレーム同期信号受信のためのフレーム同期信号
照合回路を有し。

ビット同期回路より出力される内部位相を補正する進み
遅れ信号を利用した受信開始時の位相検出β検出回路と
、フレーム照合出力を用いたｂｉｔ単位での位相検出α
検出回路と、このα、β検出回路の出力より補正値を決
定する補正値決定回路を有し、内部発振回路の周波数の
補正を実行する発振補正回路を有するものである。

（作　用） 本発明によれば、発振補正回路を用いることで、発振精
度を極端に向上させなくとも、見かけ上の発振精度を向
上させることが可能であり、伝送速度が高速化したとし
ても１間欠受信を十分に維持することができる。

（実施例） 本発明の一実施例を第１図ないし第３図に基づいて説明
する。

第１図は本発明の選択呼出受信装置のブロック図である
。同図において、１，２は従来の回路であり、それぞれ
ビット同期回路、フレーム照合回路である。３は位相検
出回路（以下、β検出回路と略す）であり、受信信号Ｎ
ＲＺと回路内の位相のずれ（伝送速度／ｂｉｔ長内のず
れ）を検出し、ビット同期補正用クロック入力１−２．
１−３と、補正値の初期設定人力５−１と位相検出β出
力３−１を有す。

４は位相検出口Ｍ（以下、α検出回路と略す）であり、
受信信号ＮＲＺＩ−１と回路内の位相のずれをビット単
位で検出する検出回路であり、フレーム信号照合パルス
２−１と位相検出α出力４−１を有す。

５はα検出回路４．β検出回路３から発振の補正値を決
定する補正値決定回路であり、補正値出力５−１を有し
、この出力は、次回のβ検出の初期値β（ｎ−１）とな
る、６は発振補正回路であり、進み。

遅れの２種類の補正出力６−１．６−２を有す。

第２図は選択呼出受信装置の動作フローチャートであり
、第３図は動作タイミングのタイミングチャートである
。

次に、第１図ないし第３図に基づいて動作を説明する。

補正開始条件は同期確立であり、第３図に示すように、
それ以降の間欠受信（ａ工〜ａｊに対して、受信区間（
ｂ工〜ｂ、）で補正値を決定し、補正動作（Ｑｌ〜ｃｏ
）を実行する。β検出回路３の初期値はβ（ｎ−１）　
＝　Ｏである。ａ１区間での受信信号と回路内部の位相
のずれに対し、このずれを補正するためのビット同期補
正入力１−２．１−３がｂｌの受信区間でβ検出回路３
に入力される。このビット同期補正入力１−２．１−３
をクロックとして、β検出回路３はアップ・ダウンカウ
ントされβ検出出力β（ｎ）を得る。ただし、Ｍｉｎ≦
β（ｎ）≦Ｍａｘとなるようにβ検出回路３に制限を加
える。β（ｎ）はｂ１区間でビット同期収束するために
必要な補正量であるので、ａ工区間での位相のずれをβ
（ｎ）と規定でき、β（ｎ）をもってあらかじめＣ０で
発振補正を行うことが可能である。一方、α検出回路４
のフレーム照合タイミングと１回路内部のタイミング比
較を行い１位相判定用回路４−２．４−３．４−４で位
相のずれが１ビット以内の正常位相かどうかの判定を行
う０回路４−２の判定がＹＥＳならば、正常位相と判定
し、補正値出力５−１の補正値β（ｎ）にβ検出出力β
（ｎ）を設定する。また１回路４−２の判定がＮ。

ならば、異常位相による受信と判定し、回路４−３゜４
−４の判定にしたがって補正値出力５−１の補正値β（
ｎ）にＭａｘあるいはＭｉｎの値を設定する。また、フ
レーム照合回路２の照合でフレーム照合ができなかった
場合には、補正値出力５−１の補正値β（ｎ）には、前
回値β（ｎ−１）を設定する。さらに補正値出力５−１
の補正値β（ｎ）はβ検出回路３にも設定され、次回の
検出初期値となる０発振補正回路６にβ（ｎ）が設定さ
れたならば、受信停止区間に発振の補正動作を行い、補
正出力６−１．６−２の進み・、遅れの２種類の出力を
行う、この出力はクロック発生部のパルス増減部に入力
され１発振の補正を行う０発振補正の分解能はビット同
期の分解能以下に設定可能である。また発振補正幅β（
ｎ）は１ビット以内であれば１発振補正の分解能の単位
で設定することができる。この関係を以下に示す。

ビット同期分解能　：Ｘ 発振補正分解能　　：ｙ 発振補正幅　　　　：β（、） 伝送速度１　ｂｉｔ長　　：Ｚ ｙ＝ｎｘ　　°°°°°０°°°°゛１°°１°−°°
°°°５°°”°°°−°°−−−−−−（１）２≧ｌ
　Ｍａｘ　ｌ≧ｌ　Ｍｉｎ　ｌ≧１β（ｎ）　ｌ−−（
２）β（ｎ）＝ｍｙ＝ｎｖｅｎ拳Ｘ　・・・・・・・・
・・・・・・・・・・（３）（但し、ｎ、ｍは自然数） （発明の効果） 本発明によれば、ビット同期の制御信号を使用すること
により、受信信号と回路内部の位相差を決定し、その位
相差を用いて発振補正を行い、発振素子の発振精度の向
上を図らなくとも間欠受信を行うことが可能であり、そ
の実用上の効果は大である。

【図面の簡単な説明】

第１図は本発明の一実施例における選択呼出受信装置の
ブロック図、第２図は同動作フローチャート、第３図は
補正動作の概念タイミングチャートである。 １　・・・ビット同期回路、　２・・・フレーム照合回
路、１−１・・・受信信号ＮＲＺ、１−２゜１−３・・
・　ビット同期補正用クロック入力。 ２−１・・・フレーム信号照合パルス、　３，４・・・
位相検出回路、３−１・・・位相検出β出力、４−１・
・・位相検出α出力、４−２．４−３゜４−４・・・位
相判定用回路、５　・・・補正値決定回路、５−１・・
・補正値出力、　６・・・発振補正回路、６−１．６−
２・・・補正出力。

Claims (1)

【特許請求の範囲】
1. 基地局からの選択呼出信号を受信し、ディジタル信号と
   して出力する受信信号と、前記ディジタル信号と内部発
   振回路で生成される内部クロックとの同期をとるビット
   同期回路と、間欠的に送信されるフレーム同期信号受信
   のためのフレーム同期信号照合回路を有し、ビット同期
   回路より出力される内部位相を補正する進み遅れ信号を
   利用した受信開始時（間欠受信中）の位相検出β検出回
   路（１ｂｉｔ長内）と、フレーム照合出力を用いたｂｉ
   ｔ単位での位相検出α検出回路と、前記α、β検出回路
   の出力より補正値を決定する補正値決定回路を有し、前
   記内部発振回路の周波数の補正を実行する発振補正回路
   を有することを特徴とする選択呼出受信装置。