JPH03226034A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPH03226034A JPH03226034A JP2032290A JP2032290A JPH03226034A JP H03226034 A JPH03226034 A JP H03226034A JP 2032290 A JP2032290 A JP 2032290A JP 2032290 A JP2032290 A JP 2032290A JP H03226034 A JPH03226034 A JP H03226034A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- variable gain
- gain amplifier
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000001934 delay Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005562 fading Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、主として無線通信装置の受信部分において、
受信した中間周波信号の利得を調整するためのＡ Ｇ
Ｃ（Ａｕｔｏ Ｇａ１ｎ Ｃｏｎｔｒｏｌ）回路に関し
、特に信号がバースト状に伝送されるＴ Ｄ Ｍ Ａ
（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａ
ｃｃｅｓｓ）システムに最適なＡＧＣ回路に関する。
受信した中間周波信号の利得を調整するためのＡ Ｇ
Ｃ（Ａｕｔｏ Ｇａ１ｎ Ｃｏｎｔｒｏｌ）回路に関し
、特に信号がバースト状に伝送されるＴ Ｄ Ｍ Ａ
（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａ
ｃｃｅｓｓ）システムに最適なＡＧＣ回路に関する。
［従来の技術］
従来のＡＧＣ回路は、受信した信号の振幅レベルを検出
し、検出結果に従って可変利得アンプの利得を調整する
ことで信号レベルの変動を抑え、後段の検波回路に信号
レベルがほぼ一定の信号を供給することを目的としてい
る。これによって受信機のダイナミックレンジが大幅に
改善できる。
し、検出結果に従って可変利得アンプの利得を調整する
ことで信号レベルの変動を抑え、後段の検波回路に信号
レベルがほぼ一定の信号を供給することを目的としてい
る。これによって受信機のダイナミックレンジが大幅に
改善できる。
受信した信号の振幅レベルを検出して、可変利得アンプ
の利得を調整し、信号レベルの変動を抑えてほぼ一定に
する原理を、第４図によって説明する。
の利得を調整し、信号レベルの変動を抑えてほぼ一定に
する原理を、第４図によって説明する。
第４図において、受信した中間周波信号は入力端子１に
印加され、検波回路３および可変利得アンプ５に供給さ
れる。検波回路３では検波が行われ、検波回路３の検波
出力はフィルター４で平滑化される。フィルター４の出
力は、利得制御電圧として可変利得アンプ５に供給され
る。
印加され、検波回路３および可変利得アンプ５に供給さ
れる。検波回路３では検波が行われ、検波回路３の検波
出力はフィルター４で平滑化される。フィルター４の出
力は、利得制御電圧として可変利得アンプ５に供給され
る。
可変利得アンプ５は、入力端子１から供給された中間周
波信号をフィルター４から供給される利得制御電圧にし
たがって利得制御し、中間周波信号の振幅レベルが一定
になるようにして出力端子２から検波回路（図示せず）
出力する。この作用により、後段の検波回路では常に適
正な入力信号が得られるので安定な受信が可能となる。
波信号をフィルター４から供給される利得制御電圧にし
たがって利得制御し、中間周波信号の振幅レベルが一定
になるようにして出力端子２から検波回路（図示せず）
出力する。この作用により、後段の検波回路では常に適
正な入力信号が得られるので安定な受信が可能となる。
［発明が解決しようとする課題］
しかしながら、従来のＡＧＣ回路は、受信信号を長時間
連続して受信することと、受信周波数が一定であること
を前提としている。従って、信号がバースト状に伝送さ
れ、かつバースト信号毎に一定周期で周波数ホッピング
を行うＴ Ｄ Ｍ Ａ （Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）システムでは、全
く機能を果すことができないという問題点がある。
連続して受信することと、受信周波数が一定であること
を前提としている。従って、信号がバースト状に伝送さ
れ、かつバースト信号毎に一定周期で周波数ホッピング
を行うＴ Ｄ Ｍ Ａ （Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）システムでは、全
く機能を果すことができないという問題点がある。
その理由を第３図を用いて説明する。
第３図は、バースト信号長ｄ、バースト信号間隔Ｔ１周
波数ホッピング周期τ（＝５Ｔ）の場合のバースト受信
信号の例を示している。第３図（ｂ）および第３図（ｃ
）で示すように、受信周波数は周波数ホッピング周期τ
（＝ ５ Ｔ）の間で、ｆＯ，ｆ２、ｆ４、ｆｌ、ｆ３
と順に変化している（第３図（Ｃ）参照）。この間、受
信信号は、バースト信号長ｄ１バースト信号間隔Ｔのバ
ースト信号として不連続に受信される（第３図（ａ））
。
波数ホッピング周期τ（＝５Ｔ）の場合のバースト受信
信号の例を示している。第３図（ｂ）および第３図（ｃ
）で示すように、受信周波数は周波数ホッピング周期τ
（＝ ５ Ｔ）の間で、ｆＯ，ｆ２、ｆ４、ｆｌ、ｆ３
と順に変化している（第３図（Ｃ）参照）。この間、受
信信号は、バースト信号長ｄ１バースト信号間隔Ｔのバ
ースト信号として不連続に受信される（第３図（ａ））
。
第３図（ｃ）に示すように、各バースト信号は、前後の
バースト信号と周波数が異なるため、周波数選択性フェ
ージングなどの影響を受け、受信レベルは不連続になっ
ている（第３図（ａ）参照）。
バースト信号と周波数が異なるため、周波数選択性フェ
ージングなどの影響を受け、受信レベルは不連続になっ
ている（第３図（ａ）参照）。
このようなシステムに従来のＡＧＣ回路を用いると、受
信レベルがバースト信号毎に不連続に変化するためにバ
ースト信号の立上がり部分などでは全く誤った利得の設
定がなされ、ＡＧＣ回路としての機能を果すことができ
ない。
信レベルがバースト信号毎に不連続に変化するためにバ
ースト信号の立上がり部分などでは全く誤った利得の設
定がなされ、ＡＧＣ回路としての機能を果すことができ
ない。
［課題を解決するための手段］
本発明は、上記の問題点に鑑みてなされたもので、バー
スト信号毎に振幅レベルが不連続に変化する受信信号に
も正確な利得制御が行えるようにすることを目的とし、
この目的を達成するために、入力信号を増幅する可変利
得増幅器と、入力信号の振幅レベルを検出するレベル検
出回路と、レベル検出回路の出力を遅延する遅延回路と
を設け、遅延回路の出力によって可変利得増幅器の利得
を制御するように構成されている。
スト信号毎に振幅レベルが不連続に変化する受信信号に
も正確な利得制御が行えるようにすることを目的とし、
この目的を達成するために、入力信号を増幅する可変利
得増幅器と、入力信号の振幅レベルを検出するレベル検
出回路と、レベル検出回路の出力を遅延する遅延回路と
を設け、遅延回路の出力によって可変利得増幅器の利得
を制御するように構成されている。
また、好ましくは、レベル検出回路の出力をサンプルホ
ールドして遅延回路に供給するサンプルホールド回路を
設けるように構成されている。
ールドして遅延回路に供給するサンプルホールド回路を
設けるように構成されている。
更に好ましくは、遅延回路の遅延量を、一定周期で周波
数ホッピングを行う伝送システムの周波数ホッピング周
期とするように構成されている。
数ホッピングを行う伝送システムの周波数ホッピング周
期とするように構成されている。
［作用］
上記構成のＡＧＣ回路においては、受信信号がバースト
信号毎に振幅レベルが不連続に変化する場合であっても
、遅延回路を介することによって１周期前のバースト信
号の振幅レベルを可変利得増幅器に供給して利得制御を
行うことにより、正確な利得制御が行えるように作用す
る。
信号毎に振幅レベルが不連続に変化する場合であっても
、遅延回路を介することによって１周期前のバースト信
号の振幅レベルを可変利得増幅器に供給して利得制御を
行うことにより、正確な利得制御が行えるように作用す
る。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第１図は、本発明によるＡＧＣ回路の一実施例を示すブ
ロック図である。
ロック図である。
第１図において、受信した中間周波信号は入力端子１に
印加され、検波回路３および可変利得アンプ５に供給さ
れる。検波回路３では検波が行われ、検波回路３の検波
出力はフィルター４で平滑化される。フィルター４の出
力は遅延回路６で遅延され、その後に利得制御電圧とし
て可変利得アンプ５に供給される。
印加され、検波回路３および可変利得アンプ５に供給さ
れる。検波回路３では検波が行われ、検波回路３の検波
出力はフィルター４で平滑化される。フィルター４の出
力は遅延回路６で遅延され、その後に利得制御電圧とし
て可変利得アンプ５に供給される。
遅延回路６は、フィルター４の出力信号を周波数ホッピ
ング周期τ（第３図参照）だけ遅延して可変利得アンプ
５に供給する。即ち、現在のバースト信号の利得は１周
波数ホッピング周期τだけ過去の同じ周波数のバースト
信号の振幅レベルによって決定されることになる。周波
数ホッピング周期τは十分に短いので、１つ前の同じ周
波数のバースト信号の振幅レベルは現在の周波数のバ−
スト信号の振幅レベルとほぼ同じである。そこで、この
バースト信号レベルを用いて現在のバースト信号の利得
を制御するようにしている。なお、遅延回路６の構成に
ついては、第５図および第６図と共に後述する。
ング周期τ（第３図参照）だけ遅延して可変利得アンプ
５に供給する。即ち、現在のバースト信号の利得は１周
波数ホッピング周期τだけ過去の同じ周波数のバースト
信号の振幅レベルによって決定されることになる。周波
数ホッピング周期τは十分に短いので、１つ前の同じ周
波数のバースト信号の振幅レベルは現在の周波数のバ−
スト信号の振幅レベルとほぼ同じである。そこで、この
バースト信号レベルを用いて現在のバースト信号の利得
を制御するようにしている。なお、遅延回路６の構成に
ついては、第５図および第６図と共に後述する。
可変利得アンプ５は、入力端子１がら供給された中間周
波信号を遅延回路６から供給される利得制御電圧に従っ
て利得制御し、中間周波信号の振幅レベルが一定になる
ようにして出力端子２がら検波回路（図示せず）出力す
る。これにより、信号がバースト状に伝送されかつバー
スト信号毎に一定周期で周波数ホッピングを行うＴＤＭ
Ａシステムにおいても、ＡＧＣ機能を実現することがで
きる。
波信号を遅延回路６から供給される利得制御電圧に従っ
て利得制御し、中間周波信号の振幅レベルが一定になる
ようにして出力端子２がら検波回路（図示せず）出力す
る。これにより、信号がバースト状に伝送されかつバー
スト信号毎に一定周期で周波数ホッピングを行うＴＤＭ
Ａシステムにおいても、ＡＧＣ機能を実現することがで
きる。
第２図は、本発明によるＡＧＣ回路の他の実施例を示す
ブロック図である。
ブロック図である。
第２図において、受信した中間周波信号は入力端子１に
印加され、検波回路３および可変利得アンプ５に供給さ
れる。検波回路３では検波が行われ、検波回路３の検波
出力はフィルター４で平滑化される。フィルター４の出
力はサンプルホールド回路７でサンプルされかつホール
ドされ、ホールドされた信号が、遅延回路６に供給され
る。遅延回路６では遅延が行われ、この遅延の後に利得
制御電圧として可変利得アンプ５に供給される。
印加され、検波回路３および可変利得アンプ５に供給さ
れる。検波回路３では検波が行われ、検波回路３の検波
出力はフィルター４で平滑化される。フィルター４の出
力はサンプルホールド回路７でサンプルされかつホール
ドされ、ホールドされた信号が、遅延回路６に供給され
る。遅延回路６では遅延が行われ、この遅延の後に利得
制御電圧として可変利得アンプ５に供給される。
遅延回路６は、第１図に示す遅延回路６と同様に構成さ
れる。即ち、フィルター４の出力信号を周波数ホッピン
グ周期τ（第３図参照）だけ遅延して可変利得アンプ５
に供給する。サンプルホールド回路７は、フィルター４
の出力レベルをバースト信号間隔Ｔ毎にサンプルホール
ドするサンプルホールド回路である。
れる。即ち、フィルター４の出力信号を周波数ホッピン
グ周期τ（第３図参照）だけ遅延して可変利得アンプ５
に供給する。サンプルホールド回路７は、フィルター４
の出力レベルをバースト信号間隔Ｔ毎にサンプルホール
ドするサンプルホールド回路である。
可変利得アンプ５は、入力端子１から供給された中間周
波信号をサンプルホールド回路７から供給される利得制
御電圧に従って利得制御し、中間周波信号の振幅レベル
が一定になるようにして出力端子２から検波回路（図示
せず）出力する。これにより、第１図の実施例の効果に
加えて、可変利得アンプ５の利得を１バ一スト信号の間
は一定に保つ効果が得られる。
波信号をサンプルホールド回路７から供給される利得制
御電圧に従って利得制御し、中間周波信号の振幅レベル
が一定になるようにして出力端子２から検波回路（図示
せず）出力する。これにより、第１図の実施例の効果に
加えて、可変利得アンプ５の利得を１バ一スト信号の間
は一定に保つ効果が得られる。
次に、上述した遅延回路６の構成について、第５図およ
び第６図と共に説明する。
び第６図と共に説明する。
第５図は、遅延回路６の構成の一例を示すブロック図で
ある。第５図において、入力信号はＡ／Ｄ変換器８でバ
ースト信号に同期してデジタル信号に変換され、シフト
レジスタアレイ９に供給される。シフトレジスタアレイ
９は、Ａ／Ｄ変換されたバースト信号を順次シフトする
ことで遅延を行い、その結果をＤ／Ａ変換器１０に出力
する。
ある。第５図において、入力信号はＡ／Ｄ変換器８でバ
ースト信号に同期してデジタル信号に変換され、シフト
レジスタアレイ９に供給される。シフトレジスタアレイ
９は、Ａ／Ｄ変換されたバースト信号を順次シフトする
ことで遅延を行い、その結果をＤ／Ａ変換器１０に出力
する。
Ｄ／Ａ変換器１０は、シフトレジスタアレイ９の圧力信
号をＤ／Ａ変換して再度アナログ信号に戻して出力する
。この間の、Ａ／Ｄ変換器８におけるＡ／Ｄ変換、シフ
トレジスタアレイ９におけるシフト、Ｄ／Ａ変換器１０
におけるＤ／Ａ変換は、同一のクロック信号に基づいて
同期して行われる。
号をＤ／Ａ変換して再度アナログ信号に戻して出力する
。この間の、Ａ／Ｄ変換器８におけるＡ／Ｄ変換、シフ
トレジスタアレイ９におけるシフト、Ｄ／Ａ変換器１０
におけるＤ／Ａ変換は、同一のクロック信号に基づいて
同期して行われる。
第６図は、遅延回路６の構成の他の例を示すブロック図
である。第６図において、入力信号は、コンデンサー１
５、コンデンサー１６、コンデンサー１７等に、バッフ
ァ１１、バッファ１２、バッファ１３、バッファ１４等
およびアナログスイッチ１８、アナログスイッチ１９、
アナログスイッチ２０等を介して順次転送される。この
転送に際しては、バースト信号に同期した２相のクロッ
ク信号φＡおよびφＢが用いられる。即ち、アナログス
イッチ１８およびアナログスイッチ２０等はクロック信
号φＡによってオンオフ制御され、アナログスイッチ１
９等はグロック信号φＢによってオンオフ制御され、両
者のアナログスイッチ群は交互にオンオフを繰り返す。
である。第６図において、入力信号は、コンデンサー１
５、コンデンサー１６、コンデンサー１７等に、バッフ
ァ１１、バッファ１２、バッファ１３、バッファ１４等
およびアナログスイッチ１８、アナログスイッチ１９、
アナログスイッチ２０等を介して順次転送される。この
転送に際しては、バースト信号に同期した２相のクロッ
ク信号φＡおよびφＢが用いられる。即ち、アナログス
イッチ１８およびアナログスイッチ２０等はクロック信
号φＡによってオンオフ制御され、アナログスイッチ１
９等はグロック信号φＢによってオンオフ制御され、両
者のアナログスイッチ群は交互にオンオフを繰り返す。
この転送を繰り返すことで所定の遅延量だけ遅延した信
号を得ることができる。
号を得ることができる。
上述した第５図および第６図に示した遅延回路６の構成
によれば、回路の機能としてサンプルホールド機能があ
るので、第２図に示したサンプルホールド回路７を別途
用意することなく第２図に示す回路を実現することがで
きる。
によれば、回路の機能としてサンプルホールド機能があ
るので、第２図に示したサンプルホールド回路７を別途
用意することなく第２図に示す回路を実現することがで
きる。
［発明の効果］
以上で説明したように、本発明は、入力信号を増幅する
可変利得増幅器と、入力信号の振幅レベルを検出するレ
ベル検出回路と、レベル検出回路の出力を遅延する遅延
回路とを設け、遅延回路の出力によって可変利得増幅器
の利得を制御するように構成したので、遅延回路を介在
させて１周期前のバースト信号の振幅レベルを可変利得
増幅器に供給して利得制御を行うことにより、バースト
信号毎に振幅レベルが不連続に変化する受信信号にも、
正確な利得制御を行うことが可能となる。
可変利得増幅器と、入力信号の振幅レベルを検出するレ
ベル検出回路と、レベル検出回路の出力を遅延する遅延
回路とを設け、遅延回路の出力によって可変利得増幅器
の利得を制御するように構成したので、遅延回路を介在
させて１周期前のバースト信号の振幅レベルを可変利得
増幅器に供給して利得制御を行うことにより、バースト
信号毎に振幅レベルが不連続に変化する受信信号にも、
正確な利得制御を行うことが可能となる。
第１図は、本発明によるＡＧＣ回路の一実施例を示すブ
ロック図、 第２図は、本発明によるＡＧＣ回路の他の実施例を示す
ブロック図、 第３図は、周波数ホッピングを説明する波形図、第４図
は、従来のＡＧＣ回路を示すブロック図、第５図は、遅
延回路の構成の一例を示すブロック図、 第６図は、遅延回路の構成の他の例を示すブロック図で
ある。 ３ ・・・・検波回路 ４ ・・・・フィルター ５ ・・・・可変利得アンプ ６ ・・・・遅延回路 ７ ・・・・サンプルホールド回路 ８ ・・・・Ａ／Ｄ変換器 ９ ・・・・シフトレジスタアレイ Ｏ・・・・Ｄ／Ａ変換器 １〜１４ ・・・・バッファ ５〜１７ ・・・・コンデンサー ８〜１９ ・・・・アナログスイッチ Ｏ・・・・アナログスイッチ １〜２２ ・・・・インバーター
ロック図、 第２図は、本発明によるＡＧＣ回路の他の実施例を示す
ブロック図、 第３図は、周波数ホッピングを説明する波形図、第４図
は、従来のＡＧＣ回路を示すブロック図、第５図は、遅
延回路の構成の一例を示すブロック図、 第６図は、遅延回路の構成の他の例を示すブロック図で
ある。 ３ ・・・・検波回路 ４ ・・・・フィルター ５ ・・・・可変利得アンプ ６ ・・・・遅延回路 ７ ・・・・サンプルホールド回路 ８ ・・・・Ａ／Ｄ変換器 ９ ・・・・シフトレジスタアレイ Ｏ・・・・Ｄ／Ａ変換器 １〜１４ ・・・・バッファ ５〜１７ ・・・・コンデンサー ８〜１９ ・・・・アナログスイッチ Ｏ・・・・アナログスイッチ １〜２２ ・・・・インバーター
Claims (3)
- （１）入力信号を増幅する可変利得増幅器と、前記入力
信号の振幅レベルを検出するレベル検出回路と、該レベ
ル検出回路の出力を遅延する遅延回路とを有し、該遅延
回路の出力によつて前記可変利得増幅器の利得を制御す
ることを特徴とするＡＧＣ回路。 - （２）前記レベル検出回路の出力をサンプルホールドし
て前記遅延回路に供給するサンプルホールド回路を有す
ることを特徴とする請求項１記載のＡＧＣ回路。 - （３）前記遅延回路の遅延量を、一定周期で周波数ホッ
ピングを行う伝送システムの周波数ホッピング周期とし
たことを特徴とする請求項１記載のＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032290A JPH0821917B2 (ja) | 1990-01-30 | 1990-01-30 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2032290A JPH0821917B2 (ja) | 1990-01-30 | 1990-01-30 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03226034A true JPH03226034A (ja) | 1991-10-07 |
| JPH0821917B2 JPH0821917B2 (ja) | 1996-03-04 |
Family
ID=12023895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2032290A Expired - Fee Related JPH0821917B2 (ja) | 1990-01-30 | 1990-01-30 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821917B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05122180A (ja) * | 1991-09-20 | 1993-05-18 | Kokusai Electric Co Ltd | Ｔｄｍａシステム用受信機のａｇｃ回路 |
| WO2000072546A1 (fr) * | 1999-05-21 | 2000-11-30 | Fujitsu Limited | Appareil de transmission de signaux |
-
1990
- 1990-01-30 JP JP2032290A patent/JPH0821917B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05122180A (ja) * | 1991-09-20 | 1993-05-18 | Kokusai Electric Co Ltd | Ｔｄｍａシステム用受信機のａｇｃ回路 |
| WO2000072546A1 (fr) * | 1999-05-21 | 2000-11-30 | Fujitsu Limited | Appareil de transmission de signaux |
| US6775524B2 (en) | 1999-05-21 | 2004-08-10 | Fujitsu Limited | Signal transmitting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821917B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372135B2 (ja) | 通信端末装置 | |
| JP3067832B2 (ja) | 信号位相装置 | |
| JPH03226034A (ja) | Ａｇｃ回路 | |
| US5974083A (en) | Spread spectrum signal reception apparatus | |
| JPH0793593B2 (ja) | パルス波形整形器および整形方法 | |
| JP3250128B2 (ja) | 基地局間フレーム位相同期方式 | |
| EP0809890A2 (en) | Radio apparatus | |
| JPS63181515A (ja) | 遅延時間自動調整方式 | |
| JPH0227285A (ja) | サンプリング受信装置 | |
| JP3211129B2 (ja) | 基地局間フレーム位相同期方法 | |
| JPS6128236A (ja) | 光信号受信回路 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JPH08125630A (ja) | 直交周波数分割多重信号受信装置のシンボル期間検出回路 | |
| JP3147357B2 (ja) | 出力波形制御回路 | |
| JP2737547B2 (ja) | フレーム信号発生回路 | |
| JP2612391B2 (ja) | Ｔｄｍａシステム用受信機のａｇｃ回路 | |
| KR0164414B1 (ko) | 레이다 신호의 자동 이득 조정 장치 및 그 방법 | |
| JPS60126970A (ja) | フアクシミリ用変復調装置 | |
| JPH033432A (ja) | 選択呼出受信装置 | |
| JP2000004195A (ja) | 基地局装置 | |
| JPH01149628A (ja) | 周波数ホッピング同期回路 | |
| JPH06180334A (ja) | 高周波電力検出回路 | |
| JP2001196970A (ja) | Ｃｄｍａ受信装置及びｃｄｍａ受信方法 | |
| JPH05102939A (ja) | 時分割多重デイジタル無線通信システムの受信機 | |
| JPH0548969B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |