JPS58204652A - クロック再生回路用位相差検出回路 - Google Patents
クロック再生回路用位相差検出回路Info
- Publication number
- JPS58204652A JPS58204652A JP57087746A JP8774682A JPS58204652A JP S58204652 A JPS58204652 A JP S58204652A JP 57087746 A JP57087746 A JP 57087746A JP 8774682 A JP8774682 A JP 8774682A JP S58204652 A JPS58204652 A JP S58204652A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本会、明は繭ｍ通１８．移動通悄等に用いられるＴ Ｄ
ＭＡ （Ｔｉｍｅ １）ｉｖｉｓｉｏｎ Ｍｕｌｔｉｐ
ｌｅ Ａｃｃｅｓｓ＝時間分割多元接続）方式のような
ディジタル通信方式における舎調器のクロック再生回１
路用位相袖止回路に関するものである。
ＭＡ （Ｔｉｍｅ １）ｉｖｉｓｉｏｎ Ｍｕｌｔｉｐ
ｌｅ Ａｃｃｅｓｓ＝時間分割多元接続）方式のような
ディジタル通信方式における舎調器のクロック再生回１
路用位相袖止回路に関するものである。
一般に、ティンタル通信システムの受信器側に於いては
、受信符号２列のクロックと周波数及び位相四紡のとｎ
た受傷側のクロックを舛生し、この再生クロックにより
検波器出力の最良８７Ｎ点をサンプルしデータを再生し
ている。ここでサンプリングに必要なりロックは別回線
で送られてくるわけではなく、検波器出力信号等から抽
出したクロック成分の工費成分を拳同調回路１位相同期
回路、受信位相平均回路等の手段を用いて可能なかぎり
除去して再生される。ところで、ＴＤＭＡ通信方式でけ
０数の相手局からの受信信号を間歇状信号（以下バース
トという）として受け、しかも各バースト間のクロック
周波数は互いに一致していても送受間の距離は一定では
なく各バーストのクロック間では位相同期がとれていな
いのが普通である。このため受信器内のクロック再生回
路は、旧しいサンプルタイミングを得る為に、受信バー
スト毎に受（、＜データからクロック成分を佃出し、ク
ロックの再生を竹なう必要がある。
、受信符号２列のクロックと周波数及び位相四紡のとｎ
た受傷側のクロックを舛生し、この再生クロックにより
検波器出力の最良８７Ｎ点をサンプルしデータを再生し
ている。ここでサンプリングに必要なりロックは別回線
で送られてくるわけではなく、検波器出力信号等から抽
出したクロック成分の工費成分を拳同調回路１位相同期
回路、受信位相平均回路等の手段を用いて可能なかぎり
除去して再生される。ところで、ＴＤＭＡ通信方式でけ
０数の相手局からの受信信号を間歇状信号（以下バース
トという）として受け、しかも各バースト間のクロック
周波数は互いに一致していても送受間の距離は一定では
なく各バーストのクロック間では位相同期がとれていな
いのが普通である。このため受信器内のクロック再生回
路は、旧しいサンプルタイミングを得る為に、受信バー
スト毎に受（、＜データからクロック成分を佃出し、ク
ロックの再生を竹なう必要がある。
従来のクロック再生（ロ）路としての位相同期回路。
受信位相平均回路では、クロック桝生回路に入力したク
ロック棲尋輯壽信号と、クロック再生回路内部にて発生
するクロック周波数と弄しいか、又はクロック周波数に
極めて近い周波数を有する基準タイミング信号との位相
差？］−到定し、その給米を積分あるいけ、一定区間平
均する城により基準タイミング信号と正しいサンプルタ
イミングの位相差を判定し、クロックを丹生し７ていた
。しかし、□ 受信データから抽出されるクロック信号の位相は、’ｌ
ｔｇ ｆ −１’Ｐ Ｋ ＊ ”！ ｎ Ｚ”’ＡＩ
Ａｌｔ： ｆ ＊ （Ｄ ’ｆ ９！ ｂｖ Ｏ（Ｄ割
合に比例して一定の飴域に分布している。一般に入力ク
ロック信号と基準タイミング信号との位相差を測定する
位相比較回路の位相比較結果が有効となる範囲は有限で
あり、入力クロック信号の位相分布が位相比較回路の有
効虻囲外に存在することもろり、このような場合には位
相比較回路出力が正しい位相誤差情報を検出する事が不
可能となり、位相同期回路の再生クロックの引込み時間
が増大し、父受信位相平均回路に於いては、正しいサン
プルタイミングを得ることが出来なくなるという避は難
い問題を有していた。
ロック棲尋輯壽信号と、クロック再生回路内部にて発生
するクロック周波数と弄しいか、又はクロック周波数に
極めて近い周波数を有する基準タイミング信号との位相
差？］−到定し、その給米を積分あるいけ、一定区間平
均する城により基準タイミング信号と正しいサンプルタ
イミングの位相差を判定し、クロックを丹生し７ていた
。しかし、□ 受信データから抽出されるクロック信号の位相は、’ｌ
ｔｇ ｆ −１’Ｐ Ｋ ＊ ”！ ｎ Ｚ”’ＡＩ
Ａｌｔ： ｆ ＊ （Ｄ ’ｆ ９！ ｂｖ Ｏ（Ｄ割
合に比例して一定の飴域に分布している。一般に入力ク
ロック信号と基準タイミング信号との位相差を測定する
位相比較回路の位相比較結果が有効となる範囲は有限で
あり、入力クロック信号の位相分布が位相比較回路の有
効虻囲外に存在することもろり、このような場合には位
相比較回路出力が正しい位相誤差情報を検出する事が不
可能となり、位相同期回路の再生クロックの引込み時間
が増大し、父受信位相平均回路に於いては、正しいサン
プルタイミングを得ることが出来なくなるという避は難
い問題を有していた。
本発明の目的は、このような問題点を解決し、＋１１相
比戦回路に於ける基準タイミングを入力クロック信号に
応じて適時移動することにより、位相比較回路出力に正
しい位相誤差情報を得られるようにした位相補正回路を
提供することにある。
比戦回路に於ける基準タイミングを入力クロック信号に
応じて適時移動することにより、位相比較回路出力に正
しい位相誤差情報を得られるようにした位相補正回路を
提供することにある。
本発明の位相補正回路は、受信信号から抽出された入力
クロック信号とこのクロック周波数にほぼ等しい同阪数
の基準タイミング信号との位相差を第１の匍制御信”’
′ｇＥｊによシ孔１定される区間で稠出する位相差検出
回路と、この位相差検出回路の位相差出力により前記基
準タイミング信号が前記入力クロック信号の間隔のほぼ
中央となるように第２の制御信号の区間でその基準タイ
ミング信号に位相推移を与える位相推移回路と、前記入
力クロック信号および前記基準タイミング信号を入力し
て位相差測定開始となる前記第１のｉＩ＋１１（財）信
号および有効な位相推移範囲を示す前Ｂピ第２の制−信
号會つくる１ｔｉｉ制御回路とを含み偽成される。
クロック信号とこのクロック周波数にほぼ等しい同阪数
の基準タイミング信号との位相差を第１の匍制御信”’
′ｇＥｊによシ孔１定される区間で稠出する位相差検出
回路と、この位相差検出回路の位相差出力により前記基
準タイミング信号が前記入力クロック信号の間隔のほぼ
中央となるように第２の制御信号の区間でその基準タイ
ミング信号に位相推移を与える位相推移回路と、前記入
力クロック信号および前記基準タイミング信号を入力し
て位相差測定開始となる前記第１のｉＩ＋１１（財）信
号および有効な位相推移範囲を示す前Ｂピ第２の制−信
号會つくる１ｔｉｉ制御回路とを含み偽成される。
本発明においては、受信クロック信号の位相がガウス形
分布であり、その位相の発生確率が位相分布の中央に近
いほど尚くなる事を利用して、この位相のほとんどが位
相比較回路特性としての位相比較有効範囲の１／２に比
して狭い範囲で分布している場合に、受信クロック信号
の中から仕怠の１ビツトを色び出し、この任意の１ビツ
トの位相を位相比較回路の位相比較有効範囲のほぼ中央
に設定する串に、にり、受イ８゛クロック信号の位相分
布のほぼ全域を位相比較有効範囲内として位相比較回路
出力に正しい位相誤差情報を得るようにすることができ
る。
分布であり、その位相の発生確率が位相分布の中央に近
いほど尚くなる事を利用して、この位相のほとんどが位
相比較回路特性としての位相比較有効範囲の１／２に比
して狭い範囲で分布している場合に、受信クロック信号
の中から仕怠の１ビツトを色び出し、この任意の１ビツ
トの位相を位相比較回路の位相比較有効範囲のほぼ中央
に設定する串に、にり、受イ８゛クロック信号の位相分
布のほぼ全域を位相比較有効範囲内として位相比較回路
出力に正しい位相誤差情報を得るようにすることができ
る。
以下図面を診照しながら本発明の詳細な説明する０
Ｉ、ｇ１図は本発明の実施例のブロック図である。
受１ｇ装置で９調されたクロック成分を含むパルス状の
クロック信号Ａは、イぎ号入力端子ｌに印加され、位相
差検出回路２内のグー）２１の一方の入力となる。例え
ば、ＴｌＪＭＡ方式では、この入力クロック信号Ａは仮
数の異なった加入局から発せられたバースト信号から抽
出されたものである。
クロック信号Ａは、イぎ号入力端子ｌに印加され、位相
差検出回路２内のグー）２１の一方の入力となる。例え
ば、ＴｌＪＭＡ方式では、この入力クロック信号Ａは仮
数の異なった加入局から発せられたバースト信号から抽
出されたものである。
このゲート２１の他方の入力には匍制御回路４の出力Ｇ
が供給される。この制御回路４の出力Ｇは、クロック信
号Ａの中から各バースト毎に任意の１ビツトを指定選択
する制御信号であり、この信号により指定されたクロッ
ク信号がグー）２１の出力Ｂとして７リツグフロツグ２
２に送られる。このフリップフロップ２２は、この信号
Ｂによりセットされ、信号入力端子７から供給され受信
バースト信号のクロック周波数にほぼ々ｔしい同波数を
有するタイミング信号Ｃによりリセットされることによ
り、入力信号Ｂ、Ｃの位相差を検出し、位相差に比例し
た幅のパルス信号Ｅｉ位相差測定回路３内のゲート３２
に出力する。
が供給される。この制御回路４の出力Ｇは、クロック信
号Ａの中から各バースト毎に任意の１ビツトを指定選択
する制御信号であり、この信号により指定されたクロッ
ク信号がグー）２１の出力Ｂとして７リツグフロツグ２
２に送られる。このフリップフロップ２２は、この信号
Ｂによりセットされ、信号入力端子７から供給され受信
バースト信号のクロック周波数にほぼ々ｔしい同波数を
有するタイミング信号Ｃによりリセットされることによ
り、入力信号Ｂ、Ｃの位相差を検出し、位相差に比例し
た幅のパルス信号Ｅｉ位相差測定回路３内のゲート３２
に出力する。
位相差測定回路３は、位相差検出回路２の出力Ｅから信
号１３ 、 Ｃの位相差を測定し、測定結果を位相推移
回路５に出力する。まず、ゲート回路３２は、位相差検
出回路２の出力Ｅ及び発壁器３１の出力りを入力し、出
カイざ号Ｅの幅に比例した数だけの信号りをゲート出力
Ｆとして組数回路３３に出力する。ここで発振器３１の
出力りの川波数１２は信号入力端子７から供給される１
Ｍ５ｃの周波数をｆｓ とすると／！ ＝Ｎｉ ｆ＋
（Ｎｉ：正の整数）となるようにしている。このＪｔ数
回路３３は１ｔｉｌｌ Ｎ回路４出力の仙＃信号１（及
びゲート３２出力Ｆを入力し制御信号Ｈによりリセット
されて初期状態とした後に入カイ＝号Ｆを計数する事に
より計数結果の出力Ｋを位相推移回路５に供給する。
号１３ 、 Ｃの位相差を測定し、測定結果を位相推移
回路５に出力する。まず、ゲート回路３２は、位相差検
出回路２の出力Ｅ及び発壁器３１の出力りを入力し、出
カイざ号Ｅの幅に比例した数だけの信号りをゲート出力
Ｆとして組数回路３３に出力する。ここで発振器３１の
出力りの川波数１２は信号入力端子７から供給される１
Ｍ５ｃの周波数をｆｓ とすると／！ ＝Ｎｉ ｆ＋
（Ｎｉ：正の整数）となるようにしている。このＪｔ数
回路３３は１ｔｉｌｌ Ｎ回路４出力の仙＃信号１（及
びゲート３２出力Ｆを入力し制御信号Ｈによりリセット
されて初期状態とした後に入カイ＝号Ｆを計数する事に
より計数結果の出力Ｋを位相推移回路５に供給する。
位相推移回路５は、位相推移量を制御する位相差信号Ｋ
を用いて、信号入力端子７からのタイミ・： ング信号Ｃに遅延を与えて位相推移させクロック成分Ａ
ｍのタイミングが位相比較回路６の有効位相比較範囲の
中央に１）γ］−゛するように位相比較基準信号りの位
相を制御して出力する。したがって、この位相４＄１移
−（Ｉ、に） ■は、位相推移量を制御する入力信号に
で示される位相差測定りをＫｖ。
を用いて、信号入力端子７からのタイミ・： ング信号Ｃに遅延を与えて位相推移させクロック成分Ａ
ｍのタイミングが位相比較回路６の有効位相比較範囲の
中央に１）γ］−゛するように位相比較基準信号りの位
相を制御して出力する。したがって、この位相４＄１移
−（Ｉ、に） ■は、位相推移量を制御する入力信号に
で示される位相差測定りをＫｖ。
位相比較回路６０位相比較有効範囲をＰｖとすると、（
Ｌ−Ｃ）ｖ＝Ｎｌ−Ｋｖ十吉Ｐｖで与えられる。
Ｌ−Ｃ）ｖ＝Ｎｌ−Ｋｖ十吉Ｐｖで与えられる。
また、位相比較回路６は、位相推移回路５出力り及び入
力クロック成分情報信号Ａ１及び制御回路４出力Ｊを入
力し、匍」御信号Ｊにて指定された区間の入力クロック
信号Ａと基準タイミング信号りとの位相差を測定し位相
比較回路６出力として位相−差情報Ｍを発生し信号出力
端子８に出力する。
力クロック成分情報信号Ａ１及び制御回路４出力Ｊを入
力し、匍」御信号Ｊにて指定された区間の入力クロック
信号Ａと基準タイミング信号りとの位相差を測定し位相
比較回路６出力として位相−差情報Ｍを発生し信号出力
端子８に出力する。
ここで制御信号Ｊは、位相比較回路６に於いて入力クロ
ック成分情報信号Ａと基準タイミング信号りとの位相比
較結果が有効となる範囲全指定する信号でおり、制御信
号Ｇにて指定された入力クロック（ｇ Ｊ＃ｊＡとタイ
ミング信号Ｃとの位相差測定結果を用いて、基準タイミ
ング信号の位相が決定さ：） れ位相比較回路６に供給された後に出力する。
ック成分情報信号Ａと基準タイミング信号りとの位相比
較結果が有効となる範囲全指定する信号でおり、制御信
号Ｇにて指定された入力クロック（ｇ Ｊ＃ｊＡとタイ
ミング信号Ｃとの位相差測定結果を用いて、基準タイミ
ング信号の位相が決定さ：） れ位相比較回路６に供給された後に出力する。
以−トの動作を更に詳細に第２図（ａ）〜ｆｈｌの動作
タイミング図を参照して説明する。この図は一例として
第１図中の位相比較回路の位相比較有効範囲を盤側４４
弓入カタイミング信号Ｃの一周期長とした場合のタイミ
ング図である。第２図１ａ）は、位相比較回路６の基準
タイミングを決定する基準タイミング信号りを発生させ
る基となり入力端子７に印加されるタイミング信号Ｃで
あり、受信バースト信号から抽出されるクロック周波数
にほぼ等しいｌＩ！ｄ波数のパルス状信号で、外部の＄
、準発掘器などで発生されたものであり、記号Ｃｎは第
ｎ番目のタイミング信号を衣わす。また、第２図ｆｂｌ
は復調された入力クロック信号Ａを示し、Ａ ｍはｍ番
目のクロックを表している。これらクロック信号Ａ、〜
Ａｍは、それぞれ受信バースト信号から抽出されるので
、第２図（ｃｌに示すような各クロック信号Ａの位相分
布発生確率の一点で検出されるものである。このため位
相比較回路６０位相比較基準タイミングｆＭ号Ｃを用い
る場合に、その位相比較回路６の位相比較有効範囲外に
クロック成分情報信号Ａの位相が分布する事もあり、位
相比較回路６出力にｉＥＬい位相誤差情報は得る事は出
来ないことになる。第２図ｉｄｌは制肖１回路４にて指
定された受１ｄバーストブータ毎に抽出されたクロック
成分中の任意の１ビツトを指定する制御信号Ｇであり、
ここではｌ （ｌ＃ｉのクロック成分Ａ、を指定した状
態を示している。位相差検出回路２の出力Ｅは、第２図
ｔｅｌに不すように、クロック成分Ａ。
タイミング図を参照して説明する。この図は一例として
第１図中の位相比較回路の位相比較有効範囲を盤側４４
弓入カタイミング信号Ｃの一周期長とした場合のタイミ
ング図である。第２図１ａ）は、位相比較回路６の基準
タイミングを決定する基準タイミング信号りを発生させ
る基となり入力端子７に印加されるタイミング信号Ｃで
あり、受信バースト信号から抽出されるクロック周波数
にほぼ等しいｌＩ！ｄ波数のパルス状信号で、外部の＄
、準発掘器などで発生されたものであり、記号Ｃｎは第
ｎ番目のタイミング信号を衣わす。また、第２図ｆｂｌ
は復調された入力クロック信号Ａを示し、Ａ ｍはｍ番
目のクロックを表している。これらクロック信号Ａ、〜
Ａｍは、それぞれ受信バースト信号から抽出されるので
、第２図（ｃｌに示すような各クロック信号Ａの位相分
布発生確率の一点で検出されるものである。このため位
相比較回路６０位相比較基準タイミングｆＭ号Ｃを用い
る場合に、その位相比較回路６の位相比較有効範囲外に
クロック成分情報信号Ａの位相が分布する事もあり、位
相比較回路６出力にｉＥＬい位相誤差情報は得る事は出
来ないことになる。第２図ｉｄｌは制肖１回路４にて指
定された受１ｄバーストブータ毎に抽出されたクロック
成分中の任意の１ビツトを指定する制御信号Ｇであり、
ここではｌ （ｌ＃ｉのクロック成分Ａ、を指定した状
態を示している。位相差検出回路２の出力Ｅは、第２図
ｔｅｌに不すように、クロック成分Ａ。
によリセットされ、タイミング信号Ｃ中のタイミングＣ
３によりリセットされた位相差信号となる。
３によりリセットされた位相差信号となる。
このＩＪ相差伯信号により、位相比軟１！ｊ回路６の基
準タイミング１６号りの位相を制御し、このクロック成
分Ａ、の位相を位相比較有効範囲のほぼ中央にくるよう
に設定する。この位相推移回路５の出力りは、位相比較
回路６の基準タイミングとに供給されるが、第２図（ｆ
）に示すように、タイミングＬ。
準タイミング１６号りの位相を制御し、このクロック成
分Ａ、の位相を位相比較有効範囲のほぼ中央にくるよう
に設定する。この位相推移回路５の出力りは、位相比較
回路６の基準タイミングとに供給されるが、第２図（ｆ
）に示すように、タイミングＬ。
以降が制御される。記号Ｌｎはタイミング信号Ｃｎを位
相推移する事によって発生した基準タイミング信号Ｌｎ
（ｎ ：自然数）を示している。すなわち、タイミン
グ” ２ ＋ Ｌ＠ ＊ Ｌ’ ４・・・・・・は、ク
ロック成分Ａ２とタイばング信号Ｃ３との位相差に従っ
てタイミング１５号Ｃを位相推移する事により、クロッ
クＡ。
相推移する事によって発生した基準タイミング信号Ｌｎ
（ｎ ：自然数）を示している。すなわち、タイミン
グ” ２ ＋ Ｌ＠ ＊ Ｌ’ ４・・・・・・は、ク
ロック成分Ａ２とタイばング信号Ｃ３との位相差に従っ
てタイミング１５号Ｃを位相推移する事により、クロッ
クＡ。
の位相を位相比較回路６の中央に位置する様設定された
結果をボす。なお、第２図（ｇｌは制御回路４出力Ｊを
ボし、位相比軟回路６に於いてクロック成分情報信号Ａ
と基準タイくング信号Ｉ、との位相比較結果が有効とな
る領域を指示している。
結果をボす。なお、第２図（ｇｌは制御回路４出力Ｊを
ボし、位相比軟回路６に於いてクロック成分情報信号Ａ
と基準タイくング信号Ｉ、との位相比較結果が有効とな
る領域を指示している。
この位相推移を与える位相推移回路５は、入力タイミン
グイぎ号Ｃを＠振回鵜３１出力ｔ）を用いてソフトし、
遅ｉｆｆ与えるＮ１段のシフトレジスタｓ′＃と、位相
差測定回路３出力にの指示する位相ｔｌｔ５差測定１ｉ
ＩｉＫｖを人力しくＮ１−Ｋｖ）の演′Ｎを実行する減
糎回路と、この減纜回路出力にて１１イ定された値をデ
コードしそのｆｌげに対応するシフトレジスタ出力をＮ
１段のシフトレジスタ群から選択し出力するＮ１ ビッ
トのデータセレクタと、このデータセレクタ出力に位相
比較［弼路６０位相比軟有列Ｊ範囲の１／２のＭ延を与
える遅延回ｔ＾とを用いる事により、容易に実工見でき
る〇 □■ また、第２図ｆｈ）は、位萌比較回路６０位相誤差情報
Ｍとして出力さ°ｎる位相１肉鷺範１用を示し、記号Ｍ
ｍはクロックｊＪｙ、分Ａ＋ｎと基準タイミング慴号Ｌ
ｍ−２との１１１相誤７！情報を示している。すなわち
、！準タイミ／グＬ！とクロック成分Ａ４との差が１差
Ｍ４である。
グイぎ号Ｃを＠振回鵜３１出力ｔ）を用いてソフトし、
遅ｉｆｆ与えるＮ１段のシフトレジスタｓ′＃と、位相
差測定回路３出力にの指示する位相ｔｌｔ５差測定１ｉ
ＩｉＫｖを人力しくＮ１−Ｋｖ）の演′Ｎを実行する減
糎回路と、この減纜回路出力にて１１イ定された値をデ
コードしそのｆｌげに対応するシフトレジスタ出力をＮ
１段のシフトレジスタ群から選択し出力するＮ１ ビッ
トのデータセレクタと、このデータセレクタ出力に位相
比較［弼路６０位相比軟有列Ｊ範囲の１／２のＭ延を与
える遅延回ｔ＾とを用いる事により、容易に実工見でき
る〇 □■ また、第２図ｆｈ）は、位萌比較回路６０位相誤差情報
Ｍとして出力さ°ｎる位相１肉鷺範１用を示し、記号Ｍ
ｍはクロックｊＪｙ、分Ａ＋ｎと基準タイミング慴号Ｌ
ｍ−２との１１１相誤７！情報を示している。すなわち
、！準タイミ／グＬ！とクロック成分Ａ４との差が１差
Ｍ４である。
第２図から判る４求に、人力クロック信号Ａの位相が、
第２図（ｃ）に示すような確率分布となっているので、
基準タイミング信号Ｃとの位相比較結果として正しい位
相ｌｉ＃４差消報を得る事が出来ない場合には、第２図
１ｄｌに示す匍制御信号Ｇを用いてクロック信号人中の
任意の１ビツトを諷択抽出し、そのクロック成分Ａ、と
タイミング信号ＣＩの位相差全検出測定し、そのタイミ
ング信号Ｃに位相推移を与えて位相補正を行ない、その
結果を位相比較回路の基準タイミング信号として用いる
事により、受信クロック信号の位相を位相比較回路の位
相比較有効範囲の中央に設定し、位相比較を行なう。ク
ロック１ぎ号Ａの位相分布状態と位相比較回路の基準タ
イミン・グ信号りとの位相比較して明ら′１１ かな悼に、クロック成分Ａ！の位相を位相比較回路の中
央（ｉｔ＋に設定して以後（Ｌｘ Ｌ！ Ｌ４・・・・
・・以後）では（入力クロック信号の位相が位相比較有
効範囲の１／２に比して狭い範囲で分布している状態に
於いては）、入力クロック信号の位相分布全域が位相比
較有効範囲内に設定され、基準タイミング信号りと入力
クロック信号Ａとの正しい位相誤差情報Ｍを得ることが
できる。
第２図（ｃ）に示すような確率分布となっているので、
基準タイミング信号Ｃとの位相比較結果として正しい位
相ｌｉ＃４差消報を得る事が出来ない場合には、第２図
１ｄｌに示す匍制御信号Ｇを用いてクロック信号人中の
任意の１ビツトを諷択抽出し、そのクロック成分Ａ、と
タイミング信号ＣＩの位相差全検出測定し、そのタイミ
ング信号Ｃに位相推移を与えて位相補正を行ない、その
結果を位相比較回路の基準タイミング信号として用いる
事により、受信クロック信号の位相を位相比較回路の位
相比較有効範囲の中央に設定し、位相比較を行なう。ク
ロック１ぎ号Ａの位相分布状態と位相比較回路の基準タ
イミン・グ信号りとの位相比較して明ら′１１ かな悼に、クロック成分Ａ！の位相を位相比較回路の中
央（ｉｔ＋に設定して以後（Ｌｘ Ｌ！ Ｌ４・・・・
・・以後）では（入力クロック信号の位相が位相比較有
効範囲の１／２に比して狭い範囲で分布している状態に
於いては）、入力クロック信号の位相分布全域が位相比
較有効範囲内に設定され、基準タイミング信号りと入力
クロック信号Ａとの正しい位相誤差情報Ｍを得ることが
できる。
以上に説明した実施例に於いては、タイミング１６号Ｃ
の位相を推移し基準タイミング信号を発生する事により
１人力クロック（ｇ号の１１１相分布を位相比較有効ポ
α囲に設定する手段を用いたが、制御信号Ｇにて指定さ
れる入力クロック惜号中の任意の１ビツトと基準タイミ
ング信号との位相差を測定し、その結果を用いて入力ク
ロック信号に位相推移を与え、位相比較有効範囲内にク
ロック成分情報信号の位相分布を設定しても支障はない
。
の位相を推移し基準タイミング信号を発生する事により
１人力クロック（ｇ号の１１１相分布を位相比較有効ポ
α囲に設定する手段を用いたが、制御信号Ｇにて指定さ
れる入力クロック惜号中の任意の１ビツトと基準タイミ
ング信号との位相差を測定し、その結果を用いて入力ク
ロック信号に位相推移を与え、位相比較有効範囲内にク
ロック成分情報信号の位相分布を設定しても支障はない
。
以上説明したように、本発明によれば、クロック再生回
路に用いる位相比較回路の位相比較有効範囲が有限であ
り、又受イぎデータから油出される入力クロック信号の
イウ相が一定の領域に分布している場合に於いても、位
相比較ＩＰ１路出力出力て十分信頼度の高い位相誤差情
報を得る躯ができ、従ってこの位相補正回路を用いれば
、極めて信頼度の尚いクロック書７ｒつ回路τ夫決する
事が出来る。
路に用いる位相比較回路の位相比較有効範囲が有限であ
り、又受イぎデータから油出される入力クロック信号の
イウ相が一定の領域に分布している場合に於いても、位
相比較ＩＰ１路出力出力て十分信頼度の高い位相誤差情
報を得る躯ができ、従ってこの位相補正回路を用いれば
、極めて信頼度の尚いクロック書７ｒつ回路τ夫決する
事が出来る。
第１図は本発明の一実施例のブロック図、第２図は第１
図の動作タイミング図を示す。図において。 ｌ・・・・・・クロック成分情報信号入力端子、２・・
団・位相差検出回路、３・・・・・・位相差測定回路、
４・川・・制御回路、５・・・・・・位相推移回路、６
・・・・・・位相比較回路、７・・・・・・信号入力端
子、８・・・・・・位相誤差情報出力端子、９・・・・
・・基準タイミング出力端子である。
図の動作タイミング図を示す。図において。 ｌ・・・・・・クロック成分情報信号入力端子、２・・
団・位相差検出回路、３・・・・・・位相差測定回路、
４・川・・制御回路、５・・・・・・位相推移回路、６
・・・・・・位相比較回路、７・・・・・・信号入力端
子、８・・・・・・位相誤差情報出力端子、９・・・・
・・基準タイミング出力端子である。
Claims (1)
- 受信信号から抽出された入力クロックイぎ号とこのクロ
ック周波数にほぼ等しい周波数の一屑即タイミング信号
との位相差を第１の１ｆｉｌＪ１１１信号により指定さ
れる区間で検出する位相差検出回路と、この位相差検出
回路の位相差出力により前記基準タイミング信号が前ｙ
ｔｉＦ入カクロック信号の間隔のほぼ中央となるように
第２の制＃倍号の区間でその基準タイミング信号に位相
推移を与える位相推移回路と、前記入力クロック信号お
よび前記基準タイミング信号を入力して位相差測定開始
となる＾１５記第１の制御Ｍｉ ｍ号および有効な位相
推移範囲を示す前記第２の制御信号をつくる利便１回路
とを含む位相補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087746A JPS58204652A (ja) | 1982-05-24 | 1982-05-24 | クロック再生回路用位相差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087746A JPS58204652A (ja) | 1982-05-24 | 1982-05-24 | クロック再生回路用位相差検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58204652A true JPS58204652A (ja) | 1983-11-29 |
| JPH0121649B2 JPH0121649B2 (ja) | 1989-04-21 |
Family
ID=13923493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57087746A Granted JPS58204652A (ja) | 1982-05-24 | 1982-05-24 | クロック再生回路用位相差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276944A (ja) * | 1985-09-30 | 1987-04-09 | Matsushita Electric Ind Co Ltd | クロツク位相自動制御回路 |
-
1982
- 1982-05-24 JP JP57087746A patent/JPS58204652A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276944A (ja) * | 1985-09-30 | 1987-04-09 | Matsushita Electric Ind Co Ltd | クロツク位相自動制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0121649B2 (ja) | 1989-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371974A (en) | NRZ Data phase detector | |
| US5613195A (en) | Burst output timing control system in satellite communication system | |
| US4100531A (en) | Bit error rate measurement above and below bit rate tracking threshold | |
| GB2182828A (en) | Asynchronous/synchronous data receiver circuit | |
| US3958083A (en) | Acquisition system for the SDMA/TDMA satellite communication system | |
| US4130724A (en) | Data receiver with synchronizing sequence detection circuit | |
| EP0360691A3 (en) | Apparatus for receiving digital signal | |
| US3643027A (en) | Digital information receiver | |
| JPS58204652A (ja) | クロック再生回路用位相差検出回路 | |
| JPH05336534A (ja) | レベル検出回路 | |
| EP0035564B1 (en) | Binary coincidence detector | |
| JPH04347931A (ja) | 位相同期クロック抽出回路 | |
| JP2747994B2 (ja) | 疑似ランダム信号同期回路 | |
| JP3268320B2 (ja) | Ｓｎ比判定回路 | |
| US20030123573A1 (en) | Recovering data encoded in serial communication channels | |
| JP2801171B2 (ja) | クロック信号同期回路 | |
| JPH0276348A (ja) | デジタル遅延検波装置 | |
| JPH06141056A (ja) | エラー付加回路 | |
| SU1628217A2 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
| SU919126A2 (ru) | Устройство дл синхронизации двоичных сигналов | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| SU1596492A1 (ru) | Обнаружитель комбинаций двоичных сигналов | |
| JP2729958B2 (ja) | 周波数シンセサイザ補正法 | |
| JPH0630083A (ja) | 伝送特性測定装置 | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 |