SU1418919A1

SU1418919A1 - Устройство дл измерени достоверности передачи информации

Info

Publication number: SU1418919A1
Application number: SU874226370A
Authority: SU
Inventors: Вячеслав Станиславович Иванцовский; Иван Дмитриевич Линник; Анатолий Степанович Родин
Original assignee: Войсковая Часть 25871
Priority date: 1987-03-02
Filing date: 1987-03-02
Publication date: 1988-08-23

Abstract

Изобретение относитс к электросв зи . Цель изобретени - ласшире- ние функциональных возможностей путем учета проскальзьшаний. Устр-во содержит г-р 1 тактовых импульсов, датчики 2 и 4 испытательных и эталонных сигналов, блок 3 тактовой синхронизации , блоки 5 и 6 задержки БЗ , блок 7 циклового фазировани (ВЦФ), блоки 8-11 контрол синхронизма, эл-т ИЛИ 12, блок 13 совпадени , счетчик 14 проскальзываний, блок 15 сравнени , счетчик 16 ошибок, блок 17 отображени и контролируемый ТГифровой канал 18 св зи. Дл обнаружени про- скальзьгоаний БЗ 5 обеспечивает задержку принимаемого сигнала на три тактовых интервала, а БЗ 6 - задержку эталонного сигнала на п ть тактов . При выпадении одного или двух двоичных символов цикловое фазирование обнаруживает блок 8 или 9 контрол , а при вставке этих символов - блок 10 или 11 контрол . При этом БЦФ 7 зарегистрирует сбой цикловой синхронизации и его управл ющий сигнал поступает на блок 13 совпадени , на который подаетс также сигнал через эл-т ИЛИ 12 от одного из блоков В - П контрол , зарегистрировавших проскальзьшание двоичных символов . По вление сигнала на выходе блока 13 совпадени указьгоает на то, что произошло проскальзьшание и количество этих событий регистрируетс счетчиком 14. 1 ил. С/)

Description

00

Изобретение относитс к электросв зи и может использоватьс дл конрол состо ни аппаратуры и каналов передачи дискретной информации в. про цессе настройки, испытаний и эксплуатации .

Цель изобретени - расширение функциоиальных возможностей путем учета проскальзьшаний.

На чертеже приведена структурна электрическа схема предлагаемого устройства.

Устройство дл измерени достоверности передачи информации содержит генератор 1 тактовых импульсов, датчик 2 испытательных сигналов, блок 3 тактовой синхронизации, датчик 4 эталонных сигналов, состо щий из регистра 4-1 и блока 4-2 управлени , пер- вый 5 и второй 6 блоки задержки, блок 7 циклового фазировани , состо щий из анализатора 7-1 ошибок, анализатора 7-2 сбо фазы и анализатора 7-3 синфазности, первый 8, вто- рой 9, третий 10 и четвертый 11 блоки контрол синхронизма, каждый из которых состоит из анализатора 8-1, 9-1, 10-1. и 11-1 ошибок и анализатора 8-2, 9-2, 10-2 и 11-2 синфазное- ти соответственно, элемент ИЛИ 12, блок 13 совпадени , счетчик 14 проскальзываний , блок 15 сравнени , счетчик 16 ошибок, блок 17 отображени и контролируемый цифровой канал 18 св зи .

Устройство работает следующим образом .

От датчика 2 испытательных сигналов поступает двоична последовательность в контролируемый цифровой канал 18, откуда испытательна последовательность сигналов поступает на . вход блока 3 тактовой синхронизации, а также на вход первого блока 5 за- держки и на блок 15 сравнени . Блок 3 тактовой синхронизации осуществл ет подстройку тактовой частоты , поступающей от местного геиерато- ра тактовых импульсов, по передним фронтам двоичных сигналов из канала 18.

Датчик 4 эталонных сигналов выра--- батыва т такую же последовательность двоичных сигналов, как и датчик 2. Фазирование по циклу датчиков 2 и 4 осуществл етс по сигналам управлени , поступающим с блока 7 циклового фазировани на блок 4-2 управлени .

По сигналу управлени Сбой фазы поступающему с анализатора 7-2, блок 4-2 управлени подключает на вход приемной рекурренты регистра 4-1 информацию , получаемую из канала 18. После правильного заполнени приемной рекурренты информацией анализатор 7-3 синфаэности вьщает на блок 4-2 управлени сигнал,по которому рекуррентный регистр 4-1 замыкаетс на себ , после чего датчик 4 начинает работать автономно.

Эталонна испытательна последовательность поступает на второй вход блока 15 сравнени и на второй блок 6 задержки. В блоке 15 сравнени прин та из канала 18 испытательна последовательность сравниваетс поэлементно с эталонной испытательной последовательностью . При несовпадении элементов последовательностей на выходе блока 15 сравнени по вл ютс импульсы ошибки, которые регистрируютс счетчиком 16 ошибок.

Дл обнаружени проскальзываний первьш блок 5 задержки обеспечивает задержку принимаемого сигнала на три тактовых интервала, а второй блок 6 задержки - задержку эталонного сигнала 1,2,3,4 и 5 тактов.

Блок 7 циклового фазировани обеспечивает анализ установлени синфазности и анализ сбо цикловой синхронизации по. сигналам, задержанным на три такта.

При выпадении одного или двух двоичных символов обнаруживает цикловое фазирование первый 8 или второй 9 блок контрол синхронизма, а при вставке одного или двух символов - третий 10 или четвертый II блок контрол синхронизма. При этом блок 7 циклового фазировани регистрирует сбой цикловой синхронизации и управл ющий сигнал с выхода анализатора 7-2 поступает на блок 13 совпадени , на второй вход которого поступает сигнал через элемент ИЛИ I2 от одного из блоков 8-11 контрол синхронизма , зарегистрировавших проскальзьша- ние двоичных символов.

По вление сигнала на выходе блока 13 совпадени указьшает на то, что произошло проскальзьшание,и количество этих событий регистрируе с счетчиком 14.

3lA

Claims

Формула изобретени

Устройство дл измерени достоверности передачи информации, содержащее блок циклового фазировани , счетчик ошибок, блок отображени и последовательно соединенные генератор тактовых импульсов и датчик испытательных сигналов , выход которого подключен к входу контролируемого цифрового канала св зи, выход которого через последовательно соединенные блок тактовой синхронизации, второй вход которого соединен с выходом генератора тактовых импульсов, и датчик эталонных сигналов, второй вход которого соединен с первым выходом блока циклового фазировани , подключен к первому входу блока сравнени , второй вход которого соединен с первым входом блока тактовой синхронизации, отличающеес тем, что, с целью расширени функциональных возможностей путем учета проскальзьгоа- ний, введены первый и второй блоки задержки, первый, второй, третий и четвертый блоки контрол синхронизма и последовательно соединенные

9

элемент ИЛИ, блок совпадени и счет чик проскальзьгааний, при зтом выход датчика эталонных сигналов подключен к входу второго блока задержки, первый , второй, третий,четвертый и п тый выходы которого подключены к первым входам соответственно первого и второго блоков контрол синхронизма , блока циклового фазировани и

третьего и четвертого блоков контрол синхронизма, второй вход блока сравнени соединен с входом первого блока задержки, выход которого подключен к вторым входам первого, второго , третьего и четвертого блоков контрол синхронизма и блока циклового фазировани , второй выход которого подключен к третьему входу датчика эталонных сигналов и к второму входу блока совпадени , выходы первого , второго, третьего и четвертого блоков контрол синхронизма, подключены к соответствующим входам

элемента ИЛИ, а выход блока сравнени через счетчик ошибок подключен к первому входу блока отображени , второй вход которого соединен с выходом счетчика проскальзываний.