SU1658396A1 - Устройство дл измерени достоверности передачи информации по дискретному каналу св зи - Google Patents
Устройство дл измерени достоверности передачи информации по дискретному каналу св зи Download PDFInfo
- Publication number
- SU1658396A1 SU1658396A1 SU894681395A SU4681395A SU1658396A1 SU 1658396 A1 SU1658396 A1 SU 1658396A1 SU 894681395 A SU894681395 A SU 894681395A SU 4681395 A SU4681395 A SU 4681395A SU 1658396 A1 SU1658396 A1 SU 1658396A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- counter
- input
- inputs
- generator
- Prior art date
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Изобретение относитс к технике св зи Цель изобретени повышение достоверности Устройство содержит генераторы 1 и 4 тактовых импульсов, датчик 2 испытательных сигналов, блок 3 сравнени , блок 5 тактовой синхронизации, датчик 6 эталонных сигналов, блок 7 цифровой синхронизации, формирователь 8 сеансов измерений, состо щий из элемента ИЛИ 9, переключател 10, делител 11 частоты и счетчика 12 сеансов измерений, а также элемент ИЛИ 13, счетчик 14 ошибок, счетчик 15 сбоев фазы, регистр 16 и блок 17 регистрации. Поставленна цель достигаетс путем независимой синхронизации устройства на приемной стороне генератором 4 и сортировки результатов измерений регистром 16 1 ил
Description
о ел
00
00
ю
Os
Изобретение относитс к электросв зи и может использоватьс дл настройки и испытаний аппаратуры и каналов передачи дискретной информации
Цель изобретени - повышение достоверности .
На чертеже представлена электрическа структурна схема устройства.
Устройство дл измерени достоверности передачи информации по дискретному каналу св зи содержит первый генератор 1 тактовых импульсов, датчик 2 испытательных сигналов, блок 3 сравнени , второй генератор4 тактовых импульсов, блок 5 тактовой синхронизации, датчик 6 эталонных сигналов, блок 7 цикловой синхронизации, формирователь 8 сеансов измерений, состо щий из элемента ИЛИ 9, переключател 10, делител 11 частоты и счетчика 12 сеансов измерений, элемент ИЛИ 13, счетчик 14 ошибок, счетчик 15 сбоев фазы, регистр 16, блок 17 регистрации, на чертеже также показан канал св зи 18 - объект контрол .
Устройство работает следующим образом .
Датчик 2 испытательных сигналов на передающей стороне, генерирующий рекуррентную последовательность максимальной длины под управлением генератора 1 тактовых импульсов, формирует испытательную двоичную последовательность , котора поступает в контролируемый канал 18 св зи. В канале св зи из-за мешающих воздействий эта последовательность искажаетс , и с ошибками поступает на приемную сторону устройства. Блок 5 тактовой синхронизации обеспечивает синхронную работу приемной части устройства с поступающей испытательной последовательностью , котора , поступа на один из входов блока 3 сравнени , сравниваетс с эталонной последовательностью, сформированной блоком 6 и идентичной последовательности , формируемый блоком 2 При несовпадении элементов последовательностей на выходе блока 3 по вл ютс импульсы ошибки, которые фиксируютс счетчиком 14 ошибок.
Фазирование датчиков 2 и 6 осуществл ет блок 7, который при обнаружении сбо фазы по первому выходу осуществл ет ее подстройку в блоке 6 до достижени син- фазности формируемой в приемной части и принимаемой из канала св зи последовательностей . При обнаружении блоком 7 сбо фазы с его второго выхода снимаетс импульс, который фиксируетс счетчиком 15 сбоев фазы.
В начале измерений сигналом Сброс устанавливаютс в начальное состо ние
счетчик 12 сеансов измерений формирователь 8 сеансов измерений, а также счетчики 14 и 15 ошибок и сбоев фазы через элемент ИЛИ 13. Сигналом Сеанс устанавливаетс
требуема длительность сеанса измерени (в количестве элементарных посылок) По сигналам тактовой частоты с блока 5 тактовой синхронизации делитель 11 формировател 8 считает элементарные посылки.
Когда достигаетс установленный переключателем 10 коэффициент делени , с выхода переключател 10 сигнал поступает на вход счетчика 12 сеансов, фиксиру окончание очередного сеанса (добавл единицу к содержимому счетчика сеансов 12 а также - через элемент ИЛИ 9 на установку в исходное состо ние (сброс) делител 11 на управл ющий вход регистра обеспечива запись в регистр содержимого счетчиков ошибок и
сбоев фазы 14 и 15 а также - через элемент ИЛИ 13 - сброс в исходное состо ние счетчиков 14 и 15 Сброс счетчиков осуществл етс с некоторой задержкой (за счет задержки срабатывани элемента ИЛИ 13,
что обеспечивает перезапись их прежнего содержимого (накопленной информации за врем предыдущего сеанса св зи) в регистр Блок 17 регистрации обеспечивает отображение информации о номере закончившегос сеанса св зи о количестве ошибок в нем и о количестве сбоев фазы за врем этого сеанса св зи
После срабатывани переключател и завершени всех вышеописанных процессов начинаетс новый сеанс св зи и происходит накопление в счетчиках 14 и 15 ошибок и сбоев фазы в следующем сеансе св зи. В течение следующего сеанса св зи результаты предыдущего сеанса хран тс в
регистре и отображаютс блоком 17 регистрации . Таким образом, не тер етс информаци за счет остановки процесса измерени в интервале времени сн ти результатов . В этом отношении предлагаемое
устройство позвол ет производить измерени без перерывов, вести анализ систем св зи и каналов при произвольной длительности сеанса измерений, устанавливать длительность сеансов измерений
10П (п 1, 2, 3 . . .), что позвол ет избежать расчетов при определении коэффициентов ошибок и сбоев фазы, получать результаты измерени в интегральной форме
Claims (1)
- Формула изобретениУстройство дл измерени достоверности передачи информации по дискретному каналу.св зи, содержащее последовательно соединенные первый генератор тактовых импульсов и датчик испытательных сигналов , выход которого подключен к выходу контролируемого канала св зи, датчик эталонных сигналов и блок циклового фазировани , второй вход которого соединен с первым входом блока тактовой синхронизации , а первый выход соединен с вторым входом датчика эталонных сигналов, блок сравнени , первый и второй входы которого соединены соответственно с первым и вторым входами блока циклового фазировани , счетчик ошибок, счетчик сбоев фазы, последовательно соединенные формирователь сеансов измерений, счетчик сеансов измерений , управл ющий вход которого соединен с управл ющим входом формировател сеансов измерений и вл етс входом сигнала сброса, и блок регистрации, отличающеес тем, что. с целью повышени достоверности, введены второй генератортактовых импульсов, выход которого соединен с вторым входом блока тактовой синхронизации, выход которого соединен с входом формировател сеансов иэмерений . элемент ИЛИ, первый и второй входы которого соединены соответственно с информационным входом и управл ющим входом счетчика сеансов измерений, а выход соединен с управл ющими входамисчетчика ошибок и счетчика сбоев фазы, информационные входы которых соединены соответственно с выходом блока сравнени и вторым выходом блока циклового фазировани и регистр, управл ющий вход которого соединен с выходом формировател сеансов измерений, информационные входы соединены с выходами счетчика ошибок и счетчика сбоев фазы, а выходы соединены с входами блока регистрации.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894681395A SU1658396A1 (ru) | 1989-04-20 | 1989-04-20 | Устройство дл измерени достоверности передачи информации по дискретному каналу св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894681395A SU1658396A1 (ru) | 1989-04-20 | 1989-04-20 | Устройство дл измерени достоверности передачи информации по дискретному каналу св зи |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1658396A1 true SU1658396A1 (ru) | 1991-06-23 |
Family
ID=21442891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894681395A SU1658396A1 (ru) | 1989-04-20 | 1989-04-20 | Устройство дл измерени достоверности передачи информации по дискретному каналу св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1658396A1 (ru) |
-
1989
- 1989-04-20 SU SU894681395A patent/SU1658396A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1113892,кл Н 04 В 3/46,1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1658396A1 (ru) | Устройство дл измерени достоверности передачи информации по дискретному каналу св зи | |
SU1430987A1 (ru) | Устройство дл измерени достоверности цифровой магнитной записи | |
SU542353A1 (ru) | Устройство дл оперативного контрол каналов св зи | |
SU1104436A1 (ru) | Измеритель дифференциальной фазы | |
SU570208A2 (ru) | Устройство дл оперативного контрол каналов св зи | |
SU1573545A1 (ru) | Устройство дл детектировани ошибок | |
SU1741278A1 (ru) | Устройство дл измерени характеристик дискретного канала св зи | |
KR920001718B1 (ko) | 펄스열 검출회로 | |
SU1287120A1 (ru) | Измеритель переходных характеристик | |
SU1469555A1 (ru) | Устройство дл оценки импульсной характеристики канала | |
SU1113892A1 (ru) | Устройство дл измерени достоверности передачи информации по дискретному каналу св зи | |
SU1027633A1 (ru) | Цифровое регистрирующее устройство формы моноимпульсных сигналов | |
JP3365160B2 (ja) | エラー測定回路 | |
SU738183A1 (ru) | Устройство дл измерени веро тностных характеристик процессов восстановлени синхронизма по циклам | |
SU1709542A1 (ru) | Устройство дл детектировани ошибок | |
SU1390810A1 (ru) | Устройство дл измерени амплитудно-частотных характеристик четырехполюсников | |
SU1699002A1 (ru) | Устройство дл измерени и имитации электрических характеристик цифровых каналов | |
SU1251335A1 (ru) | Устройство дл детектировани ошибок | |
SU773520A1 (ru) | Цифровой фазометр | |
RU1798786C (ru) | Устройство контрол группы цифровых блоков | |
SU883856A1 (ru) | Измеритель временных интервалов | |
SU247633A1 (ru) | УСТРОЙСТВО дл КОРРЕЛЯЦИОННЫХ ИЗМЕРЕНИЙ | |
SU1501294A1 (ru) | Способ измерени ошибок в цифровом канале передачи данных и устройство дл его осуществлени | |
SU1040617A1 (ru) | Устройство дл измерени коэффициента ошибок в цифровых трактах передачи информации | |
SU1674394A1 (ru) | Устройство дл измерени коэффициента ошибок в цифровых трактах передачи информации |