JPH03296223A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03296223A JPH03296223A JP9811790A JP9811790A JPH03296223A JP H03296223 A JPH03296223 A JP H03296223A JP 9811790 A JP9811790 A JP 9811790A JP 9811790 A JP9811790 A JP 9811790A JP H03296223 A JPH03296223 A JP H03296223A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon oxide
- base
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229920006268 silicone film Polymers 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- JZUFKLXOESDKRF-UHFFFAOYSA-N Chlorothiazide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC2=C1NCNS2(=O)=O JZUFKLXOESDKRF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にベース引き出し用のシ
リコン膜を有するバイポーラトランジスタに関する。
リコン膜を有するバイポーラトランジスタに関する。
従来のベース引き出し多結晶シリコン膜を有するバイポ
ーラトランジスタではベース引き出し多結晶シリコン膜
とコレクタ領域との間の絶縁を第３図に示すようなシリ
コン酸化膜、シリコン窒化膜の２層構造（例えばＰｒｏ
ｃ、 ｏｆ １２ｔｈ Ｃｏｎｆ、 ｏｎＳｏｌｉｄ−
３ｔａｔｅ Ｄｅｖｉｃｅ、ｐｐ６７（１９８０））で
あるかシリコン酸化膜１層構造により形成していた。従
来の構造を工程順に説明する。
ーラトランジスタではベース引き出し多結晶シリコン膜
とコレクタ領域との間の絶縁を第３図に示すようなシリ
コン酸化膜、シリコン窒化膜の２層構造（例えばＰｒｏ
ｃ、 ｏｆ １２ｔｈ Ｃｏｎｆ、 ｏｎＳｏｌｉｄ−
３ｔａｔｅ Ｄｅｖｉｃｅ、ｐｐ６７（１９８０））で
あるかシリコン酸化膜１層構造により形成していた。従
来の構造を工程順に説明する。
Ｐ型シリコン基板１中に埋込コレクタ層２を形成しエピ
タキシャル成長層３．シリコン酸化膜４、コレクタ引出
し領域を形成した後にシリコン酸化膜６とシリコン窒化
膜７の２層構造上にベース引出し用のＰ型多結晶シリコ
ン膜９を形成しである。Ｐ型多結晶シリコン膜９は２層
構造の側面で外部ベース領域１１．ベース領域１２と接
続されている。Ｐ型缶結晶シリコン膜９の上面及び側面
を覆う絶縁膜１０が形成されエミッタ開孔にＮ型の多結
晶シリコン膜１３が形成されエミッタ領域１４と接続さ
れている。次いでアルミ電極１５を形成する。
タキシャル成長層３．シリコン酸化膜４、コレクタ引出
し領域を形成した後にシリコン酸化膜６とシリコン窒化
膜７の２層構造上にベース引出し用のＰ型多結晶シリコ
ン膜９を形成しである。Ｐ型多結晶シリコン膜９は２層
構造の側面で外部ベース領域１１．ベース領域１２と接
続されている。Ｐ型缶結晶シリコン膜９の上面及び側面
を覆う絶縁膜１０が形成されエミッタ開孔にＮ型の多結
晶シリコン膜１３が形成されエミッタ領域１４と接続さ
れている。次いでアルミ電極１５を形成する。
この従来のバイポーラトランジスタでは例えばベース引
出し多結晶シリコン膜とシリコン基板間の絶縁膜をシリ
コン酸化膜上して形成した場合にはベース抵抗低減およ
び段差低減を目的としてベース引出し多結晶シリコン膜
と外部ベース領域との間の多結晶シリコン膜厚を薄くす
るためにはこのシリコン酸化膜厚を薄くする必要がある
。しかしこの方法ではベース引出し多結晶シリコン膜と
シリコン基板間の絶縁性がシリコン酸化膜厚が２０００
Å以下になると低下してくるため装置の信頼性２歩留り
の面から問題となる。また絶縁性を上げるために絶縁膜
を第３図に示すシリコン酸化膜とシリコン窒化膜の２層
構造とする必要がある。しかしこの構造ではＰ型缶結晶
シリコン膜９とシリコン窒化膜７とが接しているためＰ
型缶結晶シリコン膜９と外部ベース領域１１との接続領
域を形成するために外部ベース領域１２となる領域上の
シリコン窒化膜７とシリコン酸化膜６とをエミッタ開口
からサイドエッチさせているがこの際にシリコン窒化膜
をリン酸によってサイドエッチしていたがリン酸にさら
されるＰ型多結晶シリコン膜９表面にリン原子が吸着し
ベース抵抗を増大させていた。
出し多結晶シリコン膜とシリコン基板間の絶縁膜をシリ
コン酸化膜上して形成した場合にはベース抵抗低減およ
び段差低減を目的としてベース引出し多結晶シリコン膜
と外部ベース領域との間の多結晶シリコン膜厚を薄くす
るためにはこのシリコン酸化膜厚を薄くする必要がある
。しかしこの方法ではベース引出し多結晶シリコン膜と
シリコン基板間の絶縁性がシリコン酸化膜厚が２０００
Å以下になると低下してくるため装置の信頼性２歩留り
の面から問題となる。また絶縁性を上げるために絶縁膜
を第３図に示すシリコン酸化膜とシリコン窒化膜の２層
構造とする必要がある。しかしこの構造ではＰ型缶結晶
シリコン膜９とシリコン窒化膜７とが接しているためＰ
型缶結晶シリコン膜９と外部ベース領域１１との接続領
域を形成するために外部ベース領域１２となる領域上の
シリコン窒化膜７とシリコン酸化膜６とをエミッタ開口
からサイドエッチさせているがこの際にシリコン窒化膜
をリン酸によってサイドエッチしていたがリン酸にさら
されるＰ型多結晶シリコン膜９表面にリン原子が吸着し
ベース抵抗を増大させていた。
本発明の半導体装置はベース領域と接続するベース引出
し用のＰ型多結晶シリコン膜を有するバイポーラトラン
ジスタにおいてコレクタ領域とＰ型多結晶シリコン膜と
の絶縁をシリコン酸化膜とシリコン窒化膜の積層構造で
あり、積層の多結晶シリコン膜と接する層がシリコン酸
化膜であることを特徴とする。
し用のＰ型多結晶シリコン膜を有するバイポーラトラン
ジスタにおいてコレクタ領域とＰ型多結晶シリコン膜と
の絶縁をシリコン酸化膜とシリコン窒化膜の積層構造で
あり、積層の多結晶シリコン膜と接する層がシリコン酸
化膜であることを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）、 （ｂ）は本発明の一実施例の断面図で
ある。第１図（ａ）はＰ型シリコン基板１上に形成され
た埋込コレクタ領域２Ｎ型工ピタキシヤル成長層３上お
よび素子分離用シリコン酸化膜４とフレクク引出し領域
５を形成した後５００００膜厚リコン酸化膜６ 、５０
０膜厚のシリコン窒化膜７゜２００００膜厚リコン酸化
膜８を例えばＣＶＤ法で形成し選択的にＰ型缶結晶シリ
コン膜９を形成し絶縁膜１０を形成した後エミッタ形成
領域上の絶縁膜１０．Ｐ型缶結晶シリコン膜９を異方性
蝕刻法により開孔しＰ型缶結晶シリコン膜９の側壁に絶
縁膜を多結晶シリコン膜の酸化等で形成しさらに異方性
蝕刻を行いエミッタ開孔に露出したシリコン酸化膜８を
除去しリン酸により５０００人幅たけエミッタ開孔端よ
りシリコン窒化膜７をサイドエッチさせたところである
。
ある。第１図（ａ）はＰ型シリコン基板１上に形成され
た埋込コレクタ領域２Ｎ型工ピタキシヤル成長層３上お
よび素子分離用シリコン酸化膜４とフレクク引出し領域
５を形成した後５００００膜厚リコン酸化膜６ 、５０
０膜厚のシリコン窒化膜７゜２００００膜厚リコン酸化
膜８を例えばＣＶＤ法で形成し選択的にＰ型缶結晶シリ
コン膜９を形成し絶縁膜１０を形成した後エミッタ形成
領域上の絶縁膜１０．Ｐ型缶結晶シリコン膜９を異方性
蝕刻法により開孔しＰ型缶結晶シリコン膜９の側壁に絶
縁膜を多結晶シリコン膜の酸化等で形成しさらに異方性
蝕刻を行いエミッタ開孔に露出したシリコン酸化膜８を
除去しリン酸により５０００人幅たけエミッタ開孔端よ
りシリコン窒化膜７をサイドエッチさせたところである
。
次に第１図（ｂ）に示すように露出したシリコン酸化膜
８，６をフッ酸により除去し多結晶シリコン膜をＣＶＤ
法により２５００５００膜厚し熱処理を施しＰ型多結晶
シリコン酸化膜からサイドエッチ部に埋設された多結晶
シリコン膜１１へＰ型不純物原子を拡散しさらにエピタ
キシャル成長層中に拡散させ外部ベース領域１２を形成
しＫ ＯＨなどのウニしトエッチを行いＰ型不純物原子
を添加されていない多結晶シリコン膜を除去しザイドエ
ッチ部にのみＰ型多結晶シリコン膜１１を残しボロン原
子をイオン注入しベース領域１３を形成しだ後２５００
５００膜厚Ｄ法によるシリコン酸化膜を形成し異方性エ
ツチングを行いエミッタ開孔側壁にシリコン酸化膜１４
を形成しＮ型の多結晶シリコン膜１５を選択的に形成し
熱処理を施しエミッタ領域を形成した後選択的に電極形
成用の開孔を設けた後でアルミ電極１７を形成する。
８，６をフッ酸により除去し多結晶シリコン膜をＣＶＤ
法により２５００５００膜厚し熱処理を施しＰ型多結晶
シリコン酸化膜からサイドエッチ部に埋設された多結晶
シリコン膜１１へＰ型不純物原子を拡散しさらにエピタ
キシャル成長層中に拡散させ外部ベース領域１２を形成
しＫ ＯＨなどのウニしトエッチを行いＰ型不純物原子
を添加されていない多結晶シリコン膜を除去しザイドエ
ッチ部にのみＰ型多結晶シリコン膜１１を残しボロン原
子をイオン注入しベース領域１３を形成しだ後２５００
５００膜厚Ｄ法によるシリコン酸化膜を形成し異方性エ
ツチングを行いエミッタ開孔側壁にシリコン酸化膜１４
を形成しＮ型の多結晶シリコン膜１５を選択的に形成し
熱処理を施しエミッタ領域を形成した後選択的に電極形
成用の開孔を設けた後でアルミ電極１７を形成する。
本実施例で示したようにベース引出し用のＰｕ多多結晶
シリコ模膜９エピタキシャル領域３ （コレクタ領域）
の間の多結晶シリコン膜１１の厚さは１２００人と従来
の２５００人の半分以下となり引出し部のベース抵抗値
は低下することが可能である。またシリコン酸化膜の間
にシリコン窒化膜を入れることによりシリコン酸化膜単
層で生じる絶縁性低下は無く、同時にシリコン窒化膜の
ザイドエッチを行うリン酸によるウェットエツチングの
際にＰ型の多結晶シリコン膜９はシリコン酸化膜８によ
り覆われているためにこの部分でのベース抵抗低減もな
い。
シリコ模膜９エピタキシャル領域３ （コレクタ領域）
の間の多結晶シリコン膜１１の厚さは１２００人と従来
の２５００人の半分以下となり引出し部のベース抵抗値
は低下することが可能である。またシリコン酸化膜の間
にシリコン窒化膜を入れることによりシリコン酸化膜単
層で生じる絶縁性低下は無く、同時にシリコン窒化膜の
ザイドエッチを行うリン酸によるウェットエツチングの
際にＰ型の多結晶シリコン膜９はシリコン酸化膜８によ
り覆われているためにこの部分でのベース抵抗低減もな
い。
次に本発明の第２の実施例を第２図（ａ）、 （Ｊ）に
示す。
示す。
第１図（ａ）までは同一の行程で形成した後第２図（ａ
）に示すようにシリコン酸化膜６，８をフッ酸なとで除
去したＰ型多結晶シリコン膜９．エピタキシャル成長層
３の一部を露出した後分子線エピタキシャル法により単
結晶あるいは多結晶シリコン膜上に選択的にＰ型不純物
原子を添加して結晶成長する条件で成長させることによ
り単結晶のベース領域１．３Ａおよび多結晶シリコン膜
１１Ａを同時に形成することが可能となる。
）に示すようにシリコン酸化膜６，８をフッ酸なとで除
去したＰ型多結晶シリコン膜９．エピタキシャル成長層
３の一部を露出した後分子線エピタキシャル法により単
結晶あるいは多結晶シリコン膜上に選択的にＰ型不純物
原子を添加して結晶成長する条件で成長させることによ
り単結晶のベース領域１．３Ａおよび多結晶シリコン膜
１１Ａを同時に形成することが可能となる。
次に減圧ＣＶＤ法によりシリコン酸化膜を３０００人厚
堆積し異方性蝕刻を行い図のように側壁にシリコン酸化
膜１４を残しエミッタとベス引出し用多結晶シリコン膜
の絶縁をとる。次は第１の実施例と同様の工程を経てア
ルミ電極を形成し第２図（ｂ）となる。
堆積し異方性蝕刻を行い図のように側壁にシリコン酸化
膜１４を残しエミッタとベス引出し用多結晶シリコン膜
の絶縁をとる。次は第１の実施例と同様の工程を経てア
ルミ電極を形成し第２図（ｂ）となる。
このように分子線エピタキシャル成長層によりベース領
域を選択的に形成しさらに同時にＰ型多結晶シリコン膜
９との接続領域となる多結晶シリコン膜ＬＩＡを形成す
ることによりよＩノベース領域とベース引出し用多結晶
シリコン膜との距離は近接しよりベース抵抗は低減しこ
の積層構造による薄膜化の効果は大きくなる。
域を選択的に形成しさらに同時にＰ型多結晶シリコン膜
９との接続領域となる多結晶シリコン膜ＬＩＡを形成す
ることによりよＩノベース領域とベース引出し用多結晶
シリコン膜との距離は近接しよりベース抵抗は低減しこ
の積層構造による薄膜化の効果は大きくなる。
以上説明したように本発明はコレクタ領域であるエピタ
キシャル成長層とベース引出し用のＰ型缶結晶シリコン
膜間の絶縁膜をシリコン酸化膜２シリコン窒化膜、シリ
コン酸化膜の積層構造としＰ型缶結晶シリコン膜の下に
はシリコン酸化膜を配する構造とすることにより絶縁性
がシリコン酸化膜より良いシリコン窒化膜を使用するこ
とによる積層膜厚の薄膜化によるベース引出し多結晶シ
リコン膜とベース領域間の近接化によるベース抵抗の低
減が可能となり、さらにシリコン窒化膜サイトエッチ時
のＰ型多結晶ンリコン膜表面のリン原子吸着によるベー
ス抵抗の増大を防止することが可能となる。この構造は
分子線エピタキシャル法による選択ベース形成法におい
て特に有効な構造である。
キシャル成長層とベース引出し用のＰ型缶結晶シリコン
膜間の絶縁膜をシリコン酸化膜２シリコン窒化膜、シリ
コン酸化膜の積層構造としＰ型缶結晶シリコン膜の下に
はシリコン酸化膜を配する構造とすることにより絶縁性
がシリコン酸化膜より良いシリコン窒化膜を使用するこ
とによる積層膜厚の薄膜化によるベース引出し多結晶シ
リコン膜とベース領域間の近接化によるベース抵抗の低
減が可能となり、さらにシリコン窒化膜サイトエッチ時
のＰ型多結晶ンリコン膜表面のリン原子吸着によるベー
ス抵抗の増大を防止することが可能となる。この構造は
分子線エピタキシャル法による選択ベース形成法におい
て特に有効な構造である。
１７・・・・・・アルミ電極。
Claims (1)
- シリコン半導体基板の上表面より形成されたＮ型のコ
レクタ領域と該コレクタ領域の上表面より形成されたベ
ース領域と該ベース領域の上表面より形成されたＮ型の
エミッタ領域と該ベース領域の一部に接続したベース引
出し電極用のＰ型の多結晶シリコン膜とを有して構成さ
れたバイポーラトランジスタにおいて、前記多結晶シリ
コン膜と前記コレクタ領域とを分離する絶縁膜がシリコ
ン酸化膜、シリコン窒化膜、シリコン酸化膜の積層構造
であり前記積層の前記多結晶シリコン膜と接する層がシ
リコン酸化膜であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9811790A JPH03296223A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9811790A JPH03296223A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03296223A true JPH03296223A (ja) | 1991-12-26 |
Family
ID=14211360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9811790A Pending JPH03296223A (ja) | 1990-04-13 | 1990-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03296223A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243248A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-04-13 JP JP9811790A patent/JPH03296223A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243248A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098374B1 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
| JP2551353B2 (ja) | 半導体装置及びその製造方法 | |
| US5442223A (en) | Semiconductor device with stress relief | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0883805A (ja) | 半導体装置及びその製造方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH10242440A (ja) | 半導体装置およびその製造方法 | |
| JPH07153832A (ja) | 半導体装置の製造方法 | |
| JPH09167777A (ja) | 半導体装置及びその製造方法 | |
| JP2002076113A (ja) | 半導体装置およびその製造方法 | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPH03296223A (ja) | 半導体装置 | |
| EP0724298B1 (en) | Semiconductor device with bipolar transistor and fabrication method thereof | |
| JPH01196134A (ja) | 半導体装置の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| EP0236811A2 (en) | Method of manufacturing semiconductor device | |
| JP3166729B2 (ja) | 半導体装置の製造方法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| KR940010566B1 (ko) | 의사 soi 반도체장치 및 그 제조방법 | |
| JPH03163832A (ja) | 半導体装置 | |
| JP3219191B2 (ja) | 半導体装置の製造方法 | |
| JP2812282B2 (ja) | 半導体装置の製造方法 | |
| JPS59215741A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002016081A (ja) | 半導体装置の製造方法 |