JPH0329184B2 - - Google Patents
Info
- Publication number
- JPH0329184B2 JPH0329184B2 JP21996283A JP21996283A JPH0329184B2 JP H0329184 B2 JPH0329184 B2 JP H0329184B2 JP 21996283 A JP21996283 A JP 21996283A JP 21996283 A JP21996283 A JP 21996283A JP H0329184 B2 JPH0329184 B2 JP H0329184B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- oxide film
- electrode
- semiconductor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000000605 extraction Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に半導体集積回
路内に形成され窒化膜を誘電体とするコンデンサ
に関する。
路内に形成され窒化膜を誘電体とするコンデンサ
に関する。
この種のコンデンサの従来例を第１図に示す。
半導体７内には、コンデンサの一方の電極となる
Ｐ又はＮ型の領域３が形成されている。領域３上
には部分的にシリコン窒化膜６が形成され、コン
デンサの誘電体となる。窒化膜６上には他方の電
極５が形成されている。電極４は領域３のための
引き出し電極である。電極４と５とは、窒化膜６
上に形成されたシリコン酸化膜２−１によつて分
離されている。１は、半導体７内に一部が埋設さ
れたシリコン酸化膜である。電極４，５は金属シ
リサイドで形成される。すなわち、窒化膜６を選
択的に形成した後、全面に多結晶シリコン層を形
成し、これを選択的に酸化することによつて、電
極４，５を分離する酸化膜２−１と不要部が酸化
された酸化膜２−２とが形成され、しかる後、金
属を蒸着してシリサイド化し、金属シリサイド電
極４，５が形成される。
半導体７内には、コンデンサの一方の電極となる
Ｐ又はＮ型の領域３が形成されている。領域３上
には部分的にシリコン窒化膜６が形成され、コン
デンサの誘電体となる。窒化膜６上には他方の電
極５が形成されている。電極４は領域３のための
引き出し電極である。電極４と５とは、窒化膜６
上に形成されたシリコン酸化膜２−１によつて分
離されている。１は、半導体７内に一部が埋設さ
れたシリコン酸化膜である。電極４，５は金属シ
リサイドで形成される。すなわち、窒化膜６を選
択的に形成した後、全面に多結晶シリコン層を形
成し、これを選択的に酸化することによつて、電
極４，５を分離する酸化膜２−１と不要部が酸化
された酸化膜２−２とが形成され、しかる後、金
属を蒸着してシリサイド化し、金属シリサイド電
極４，５が形成される。
このような構造では、以下の欠点がある。すな
わち、酸化膜２と窒化膜６との熱膨張係数の違い
により引き出し電極４とコンデンサの一方の電極
５を分離している酸化膜２−１と窒化膜６とが分
離しやすく、この結果、金属シリサイド製造工程
で分離した部分に金属の導電パス８ができMOS
型コンデンサがシヨートするのである。
わち、酸化膜２と窒化膜６との熱膨張係数の違い
により引き出し電極４とコンデンサの一方の電極
５を分離している酸化膜２−１と窒化膜６とが分
離しやすく、この結果、金属シリサイド製造工程
で分離した部分に金属の導電パス８ができMOS
型コンデンサがシヨートするのである。
本発明の目的は、上記の金属の導電パスによる
MOS型コンデンサのシヨートを防止した構造を
提供するものである。
MOS型コンデンサのシヨートを防止した構造を
提供するものである。
本発明の特徴は、コンデンサ誘電体となるシリ
コン窒化膜と引出し電極との間に一部が半導体内
に埋設した第１のシリコン酸化膜を設け、さらに
シリコン窒化膜の終端部分と第１のシリコン酸化
膜とにまたがつて第２のシリコン酸化膜を形成し
たことにある。
コン窒化膜と引出し電極との間に一部が半導体内
に埋設した第１のシリコン酸化膜を設け、さらに
シリコン窒化膜の終端部分と第１のシリコン酸化
膜とにまたがつて第２のシリコン酸化膜を形成し
たことにある。
本発明よるコンデンサは次のようにして形成で
きる。半導体上に窒化膜を成長し、コンデンサの
一方の引き出し電極と他方の電極が分離される部
分をエツチングした後、選択酸化を行なう。さら
にコンデンサの絶縁膜とする窒化膜を残して、他
の部分の窒化膜をエツチングする。さらに、多結
晶シリコン、窒化膜を成長させ、電極層間絶縁用
窒化膜の周辺部を覆うように多結晶シリコンを第
２選択酸化で酸化膜にする。
きる。半導体上に窒化膜を成長し、コンデンサの
一方の引き出し電極と他方の電極が分離される部
分をエツチングした後、選択酸化を行なう。さら
にコンデンサの絶縁膜とする窒化膜を残して、他
の部分の窒化膜をエツチングする。さらに、多結
晶シリコン、窒化膜を成長させ、電極層間絶縁用
窒化膜の周辺部を覆うように多結晶シリコンを第
２選択酸化で酸化膜にする。
本発明の利点は、コンデンサの誘電体となる窒
化膜が第１および第２の選択酸化で形成される酸
化膜で挿まれている為に酸化膜と窒化膜の分離が
おさえられることにある。
化膜が第１および第２の選択酸化で形成される酸
化膜で挿まれている為に酸化膜と窒化膜の分離が
おさえられることにある。
以下、本発明の実施例を図面を用いて詳細に説
明する。
明する。
第２図は、本発明の一実施例を示す断面図であ
り、第１図と同一部分は同じ番号で示しへその説
明は省略する。本発明では、引き出し電極４と窒
化膜６との間に一部が半導体内に埋設されたシリ
コン酸化膜１０が形成されている。そして電極４
と５とは酸化膜１０上に形成された酸化膜２−１
によつて分離されている。絶縁膜１０，２−１は
両方ともシリコンの酸化膜であるため、従来のよ
うに導電パスは生じない。
り、第１図と同一部分は同じ番号で示しへその説
明は省略する。本発明では、引き出し電極４と窒
化膜６との間に一部が半導体内に埋設されたシリ
コン酸化膜１０が形成されている。そして電極４
と５とは酸化膜１０上に形成された酸化膜２−１
によつて分離されている。絶縁膜１０，２−１は
両方ともシリコンの酸化膜であるため、従来のよ
うに導電パスは生じない。
以下、第３図を参照して第２図で示された構造
の製法について説明する。まず、半導体７にＰ型
もしくはＮ型の高濃度半導体層３を設け、窒化膜
を成長してMOS型コンデンサの電極層間絶縁膜
６と引き出し電極４を設ける部分の窒化膜６−１
を残し、その他の部分の窒化膜をエツチングし、
しかる後、第１選択酸化を行なつてそれぞれ一部
が半導体内に埋設したシリコン酸化膜１および１
０を形成する（第３図ａ）。次に、コンデンサの
電極層間絶縁用窒化膜６を残して引き出し電極４
を設ける部分の窒化膜６−１をエツチングし、そ
の後、多結晶シリコン層１１および窒化膜を成長
させ、この窒化膜を選択的にエツチングして所定
部分の窒化膜１２−１，１２−２を残す（第３図
ｂ）。その後、窒化膜１２−１，１２−２をマス
クに第２選択酸化を行い第２図に示した酸化膜２
−１，２−２を形成する。そして、窒化膜１２−
１，１２−２をエツチングした後、金属膜例えば
白金を蒸着、スパツタ等の公知の手段で形成し、
熱処理を行なつて残つた多結晶シリコンを金属シ
リサイドにすることでMOS型コンデンサの一方
の電極５および引き出し用電極４を形成する（第
２図）。
の製法について説明する。まず、半導体７にＰ型
もしくはＮ型の高濃度半導体層３を設け、窒化膜
を成長してMOS型コンデンサの電極層間絶縁膜
６と引き出し電極４を設ける部分の窒化膜６−１
を残し、その他の部分の窒化膜をエツチングし、
しかる後、第１選択酸化を行なつてそれぞれ一部
が半導体内に埋設したシリコン酸化膜１および１
０を形成する（第３図ａ）。次に、コンデンサの
電極層間絶縁用窒化膜６を残して引き出し電極４
を設ける部分の窒化膜６−１をエツチングし、そ
の後、多結晶シリコン層１１および窒化膜を成長
させ、この窒化膜を選択的にエツチングして所定
部分の窒化膜１２−１，１２−２を残す（第３図
ｂ）。その後、窒化膜１２−１，１２−２をマス
クに第２選択酸化を行い第２図に示した酸化膜２
−１，２−２を形成する。そして、窒化膜１２−
１，１２−２をエツチングした後、金属膜例えば
白金を蒸着、スパツタ等の公知の手段で形成し、
熱処理を行なつて残つた多結晶シリコンを金属シ
リサイドにすることでMOS型コンデンサの一方
の電極５および引き出し用電極４を形成する（第
２図）。
以上、詳細に説明したように、本発明によれ
ば、MOS型コンデンサの電極層間絶縁用窒化膜
の周辺部を第１、第２選択酸化で形成される酸化
膜で挿むことにより、酸化膜と窒化膜の分離をお
さえ、金属シリサイド形成により発生するMOS
型コンデンサのシヨートを防止することが可能と
なる。なお窒化膜のエツチング方法によつては窒
化膜の下に薄い酸化膜を必要とする場合があるの
で、窒化膜成長の前に薄い酸化膜を形成してもよ
い。
ば、MOS型コンデンサの電極層間絶縁用窒化膜
の周辺部を第１、第２選択酸化で形成される酸化
膜で挿むことにより、酸化膜と窒化膜の分離をお
さえ、金属シリサイド形成により発生するMOS
型コンデンサのシヨートを防止することが可能と
なる。なお窒化膜のエツチング方法によつては窒
化膜の下に薄い酸化膜を必要とする場合があるの
で、窒化膜成長の前に薄い酸化膜を形成してもよ
い。
第１図は従来例を示す断面図、第２図は本発明
の一実施例を示す断面図、第３図ａ，ｂは第２図
で示したものを製造するための工程断面図であ
る。 １，１０，２−１，２−２……酸化膜、３……
半導体領域、４……引き出し電極、５……コンデ
ンサ電極、６……窒化膜（MOS型コンデンサの
絶縁膜）、７……半導体基板、８……金属の導電
パス、６−１，１２−１，１２−２……窒化膜、
１１……多結晶シリコン層。
の一実施例を示す断面図、第３図ａ，ｂは第２図
で示したものを製造するための工程断面図であ
る。 １，１０，２−１，２−２……酸化膜、３……
半導体領域、４……引き出し電極、５……コンデ
ンサ電極、６……窒化膜（MOS型コンデンサの
絶縁膜）、７……半導体基板、８……金属の導電
パス、６−１，１２−１，１２−２……窒化膜、
１１……多結晶シリコン層。
Claims (1)
- １ 半導体層、この半導体層の第１の表面部分を
覆つて形成されシリコン窒化膜、このシリコン窒
化膜上に形成された第１の導体層および前記半導
体層の第２の表面部分に形成された第２の導体層
によつて構成されるコンデンサを備えた半導体装
置において、前記半導体層の前記第１および第２
の表面部分間の第３の表面部分に形成され当該第
３の表面部分の半導体内に一部が埋設して形成さ
れた第１のシリコン酸化膜と、前記シリコン窒化
膜の終端部分と前記第１のシリコン酸化膜とにま
たがつて形成された第２のシリコン酸化膜とを設
けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21996283A JPS60111452A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21996283A JPS60111452A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60111452A JPS60111452A (ja) | 1985-06-17 |
| JPH0329184B2 true JPH0329184B2 (ja) | 1991-04-23 |
Family
ID=16743761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21996283A Granted JPS60111452A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111452A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107926B2 (ja) * | 1988-01-26 | 1995-11-15 | 三菱電機株式会社 | 半導体容量素子の製造方法 |
-
1983
- 1983-11-22 JP JP21996283A patent/JPS60111452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60111452A (ja) | 1985-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616569B2 (ja) | 半導体集積回路装置の製造方法 | |
| EP0130736B1 (en) | Processes for making integrated circuit single fet and storage capacitor memory cells | |
| JPH0574940B2 (ja) | ||
| US4997794A (en) | Method of making semiconductor device comprising a capacitor and a buried passivation layer | |
| JPH0329184B2 (ja) | ||
| JPH07335654A (ja) | 多層ウエハ用ゲッタ及びその作製法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JP2603088B2 (ja) | 半導体装置 | |
| JPS6120141B2 (ja) | ||
| JP3194303B2 (ja) | 半導体装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPH0252859B2 (ja) | ||
| JPH0754827B2 (ja) | 半導体装置の製造方法 | |
| JPS59184556A (ja) | 半導体集積回路 | |
| JPH0235458B2 (ja) | ||
| JPS6258670A (ja) | 半導体装置の製造方法 | |
| JPH065742B2 (ja) | 半導体装置の製造方法 | |
| JPH05218298A (ja) | 半導体装置 | |
| JPH05175220A (ja) | 半導体装置，およびその製造方法 | |
| JPH0669042B2 (ja) | 半導体装置 | |
| JPH0799745B2 (ja) | 半導体装置の製造方法 | |
| JPH0462178B2 (ja) | ||
| JPS60182149A (ja) | 半導体集積回路の製造方法 | |
| JPS58101457A (ja) | 半導体装置およびその製造方法 |