JPH03286386A - メンバーシップ関数発生回路 - Google Patents
メンバーシップ関数発生回路Info
- Publication number
- JPH03286386A JPH03286386A JP8796690A JP8796690A JPH03286386A JP H03286386 A JPH03286386 A JP H03286386A JP 8796690 A JP8796690 A JP 8796690A JP 8796690 A JP8796690 A JP 8796690A JP H03286386 A JPH03286386 A JP H03286386A
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- emitter
- generation circuit
- function
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種制御システムに用いられるファジィ推論
演算回路に係り、より詳細にはＳ関数およびＺ関数のメ
ンバーシップ関数発生回路に関する。
演算回路に係り、より詳細にはＳ関数およびＺ関数のメ
ンバーシップ関数発生回路に関する。
従来では、論理の厳密さを要求するコンピュータ制御が
主流であった。最近では、あり）まｂ）な思考、判断の
方法を定量化したファジィ理論を用いる、いわゆるファ
ジィ制御が知られている。
主流であった。最近では、あり）まｂ）な思考、判断の
方法を定量化したファジィ理論を用いる、いわゆるファ
ジィ制御が知られている。
ファジィ制御では、ファジィ推論演算により最適制御値
を求めるが、このファジィ推論にはメンバーシップ値が
用いられる。このメンバーシップ値はメンバーシップ関
数の形で種々の入力信号に対応して与えられる。コンピ
ュータを用いてファジィ制御を行う場合、メンバーシッ
プ関数は具体的数値をメモリ領域中にデータテーブルと
して定義することにより与えられる。
を求めるが、このファジィ推論にはメンバーシップ値が
用いられる。このメンバーシップ値はメンバーシップ関
数の形で種々の入力信号に対応して与えられる。コンピ
ュータを用いてファジィ制御を行う場合、メンバーシッ
プ関数は具体的数値をメモリ領域中にデータテーブルと
して定義することにより与えられる。
ファジィ理論は柔軟性をもつ点に特長があり、複雑かつ
大形の制御システムに限らず、広汎な分野に応用が可能
である。ファジィ理論を比較的小規模な制御システムに
用いる場合、簡単な構成でその関数特性を容易に変更し
うるメンバーシップ関数発生装置があれば便利である。
大形の制御システムに限らず、広汎な分野に応用が可能
である。ファジィ理論を比較的小規模な制御システムに
用いる場合、簡単な構成でその関数特性を容易に変更し
うるメンバーシップ関数発生装置があれば便利である。
本発明の目的は、比較的簡単な構成で可変特性を実現し
うるメンバーシップ関数発生器を提供することにある。
うるメンバーシップ関数発生器を提供することにある。
〔課題を解決するための手段〕
本発明は入力信号に対応する関数信号であって、Ｓ関数
信号またはＺ関数信号のうち、少なくともいずれか一方
の信号を出力するメンバーシップ関数発生回路において
、前記メンバーシップ関数発生回路を差動増幅回路によ
り構成した。
信号またはＺ関数信号のうち、少なくともいずれか一方
の信号を出力するメンバーシップ関数発生回路において
、前記メンバーシップ関数発生回路を差動増幅回路によ
り構成した。
本発明によれば、差動増幅回路の入力端子に入力信号を
入力することにより、差動増幅回路の差動出力端子の一
方からは人力信号が負からゼロクロスして正に転換する
際に高レベルから低レベルに立下る、いわゆる２関数信
号が発生する。また、差動出力端子の他方からは入力信
号が負からゼロクロスして正に転換する際に低レベルか
ら高レベルに立上る、いわゆるＳ関数信号が発生する。
入力することにより、差動増幅回路の差動出力端子の一
方からは人力信号が負からゼロクロスして正に転換する
際に高レベルから低レベルに立下る、いわゆる２関数信
号が発生する。また、差動出力端子の他方からは入力信
号が負からゼロクロスして正に転換する際に低レベルか
ら高レベルに立上る、いわゆるＳ関数信号が発生する。
このように、比較的簡単な構成で、かつ、回路定数の設
定により任意の特性のメンバーシップ関数信号を得るこ
ができる。
定により任意の特性のメンバーシップ関数信号を得るこ
ができる。
次に、本発明の実施例を図面に基づいて説明する。
第１実施例
第１図に本発明の第１実施例を示す。この実施例は、メ
ンバーシップ関数発生回路としていわゆる、エミッタ抵
抗付き差動増幅回路を用いその増幅素子としてＮＰＮ形
のバイポーラトランジスタ（以下、トランジスタという
。）ＱＩおよびＱ２の差動対を用いた例を開示する。
ンバーシップ関数発生回路としていわゆる、エミッタ抵
抗付き差動増幅回路を用いその増幅素子としてＮＰＮ形
のバイポーラトランジスタ（以下、トランジスタという
。）ＱＩおよびＱ２の差動対を用いた例を開示する。
トランジスタＱ１のベースには第Ｉの入力端子が接続さ
れ、入力電圧ＶＩＮが入力される。コレクタには高電位
側の電源電圧■。０がコレクタ抵抗ＲＣ１を介して与え
られ、かつ、コレクタからは第１の出力端子が導出され
、ここから出力電圧Ｖ。１が出力される。エミッタには
エミッタ抵抗ＲＥｌが接続され、エミッタ抵抗ＲＥｌは
定電流源Ｉｓに接続されている。
れ、入力電圧ＶＩＮが入力される。コレクタには高電位
側の電源電圧■。０がコレクタ抵抗ＲＣ１を介して与え
られ、かつ、コレクタからは第１の出力端子が導出され
、ここから出力電圧Ｖ。１が出力される。エミッタには
エミッタ抵抗ＲＥｌが接続され、エミッタ抵抗ＲＥｌは
定電流源Ｉｓに接続されている。
トランジスタＱ２のベースには第２の入力端子が接続さ
れ、基準電圧Ｖ が与えられる。基準ＥＦ 電圧Ｖ は可変基準電圧源Ｅにより与えられる。
れ、基準電圧Ｖ が与えられる。基準ＥＦ 電圧Ｖ は可変基準電圧源Ｅにより与えられる。
ＲＥＦ
コレクタにはコレクタ抵抗Ｒｃ１を介して電源電圧Ｖｃ
ｃが与えられ、かつ、コレクタからは第２の出力端子が
導出され、ここから出力電圧Ｖｏ２が出力される。エミ
ッタにはエミッタ抵抗ＲＥ２が接続され、エミッタ抵抗
Ｒ１の他端はエミッタ抵抗ＲＥｌの他端と共通接続され
て定電流源ＩＳに接続されている。このように、本実施
例では、メンバーシップ関数発生回路としてエミッタ抵
抗付きの差動増幅回路が用いられている。
ｃが与えられ、かつ、コレクタからは第２の出力端子が
導出され、ここから出力電圧Ｖｏ２が出力される。エミ
ッタにはエミッタ抵抗ＲＥ２が接続され、エミッタ抵抗
Ｒ１の他端はエミッタ抵抗ＲＥｌの他端と共通接続され
て定電流源ＩＳに接続されている。このように、本実施
例では、メンバーシップ関数発生回路としてエミッタ抵
抗付きの差動増幅回路が用いられている。
以上の差動増幅回路の入出力特性を第２図に示す。入力
電圧は（Ｖ−Ｖ）で与えられ、ｆｉｌ ＲＥＦ この入力電圧（Ｖ−Ｖ）に対する出力電圧ＩＮ Ｒ
ＥＦ Ｖｏｌはファジィ理論でいうＺ関数に相当し、出力電圧
Ｖ。２はＳ関数に相当する。すなわち、入力電圧（Ｖ−
Ｖ）が負の値から正の値に転換すＩＮ ＲＥＦ るに伴なって、出力電圧Ｖｏ１は高電位レベルから低電
位レベルに変化し、出力電圧Ｖ。２は逆に低電位レベル
から高電位レベルに変化する特性をもつ。
電圧は（Ｖ−Ｖ）で与えられ、ｆｉｌ ＲＥＦ この入力電圧（Ｖ−Ｖ）に対する出力電圧ＩＮ Ｒ
ＥＦ Ｖｏｌはファジィ理論でいうＺ関数に相当し、出力電圧
Ｖ。２はＳ関数に相当する。すなわち、入力電圧（Ｖ−
Ｖ）が負の値から正の値に転換すＩＮ ＲＥＦ るに伴なって、出力電圧Ｖｏ１は高電位レベルから低電
位レベルに変化し、出力電圧Ｖ。２は逆に低電位レベル
から高電位レベルに変化する特性をもつ。
この場合、ゼロクロス時の変化状態での入力電圧（Ｖ−
Ｖ）に対して直線的に追従する範囲ＩＮ ＲＥＦ （ダイナミックレンジ）Ａが存在する。
Ｖ）に対して直線的に追従する範囲ＩＮ ＲＥＦ （ダイナミックレンジ）Ａが存在する。
この差動増幅回路の出力電圧Ｖ １ｖ の出力０１ ０
２ 振幅すなわち電位レベルは、下式に示すように、定電流
Ｉ １コレクタ抵抗Ｒ、Ｒに依存する。
２ 振幅すなわち電位レベルは、下式に示すように、定電流
Ｉ １コレクタ抵抗Ｒ、Ｒに依存する。
ＯＣＩ Ｃ２
Ｖ ＝Ｖ −Ｒ・■
０１ ＣＣＣ１Ｏ
Ｖ ＝Ｖ −Ｒ−Ｉ
０２ ＣＣＣ２０
したがって定電流■ 、コレクタ抵抗ＲＳＲＯＣＩ
Ｃ２ の設定により任意の大きさの出力電圧ｖ １Ｖ１０２ を得ることができる。さらに、直線追従範囲Ａの変化直
線の傾きは、定電流Ｉ １エミッタ抵抗Ｒ、Ｒに依存す
る。したがって、定電流■ｏ１ＥＩ Ｅ２ エミッタ抵抗Ｒ、Ｒを任意に設定することにＥＩ
Ｅ２ より異なる特性を得ることができる。このように、回路
定数の選択により種々の特性のメンバーシップ関数を発
生させることが可能となる。
Ｃ２ の設定により任意の大きさの出力電圧ｖ １Ｖ１０２ を得ることができる。さらに、直線追従範囲Ａの変化直
線の傾きは、定電流Ｉ １エミッタ抵抗Ｒ、Ｒに依存す
る。したがって、定電流■ｏ１ＥＩ Ｅ２ エミッタ抵抗Ｒ、Ｒを任意に設定することにＥＩ
Ｅ２ より異なる特性を得ることができる。このように、回路
定数の選択により種々の特性のメンバーシップ関数を発
生させることが可能となる。
なお、定電流源Ｉｓを高抵抗に代えて構成しても実質的
に同等の機能を有する差動増幅回路を得ることができる
。また、トランジスタＱ １Ｑ２をＰＮＰ形のトランジ
スタに転用してもよく、その場合には各トランジスタの
バイアス電圧を第１図とは逆の極性で与えればよい。
に同等の機能を有する差動増幅回路を得ることができる
。また、トランジスタＱ １Ｑ２をＰＮＰ形のトランジ
スタに転用してもよく、その場合には各トランジスタの
バイアス電圧を第１図とは逆の極性で与えればよい。
第２実施例
第３図に、本発明の第２実施例を示す。この実施例の差
動増幅回路′の特徴は、入力側の構成にあり、トランジ
スタＱ １Ｑ２のエミッタ抵抗として各トランジスタＱ
１Ｑ２のエミッタに跨って接続されたエミッタ抵抗Ｒ
Ｅ３を用い、かつ、定電流源を各トランジスタＱ ＳＱ
２のそれぞれに接続した点にある。他の部分は第１図と
同様である。
動増幅回路′の特徴は、入力側の構成にあり、トランジ
スタＱ １Ｑ２のエミッタ抵抗として各トランジスタＱ
１Ｑ２のエミッタに跨って接続されたエミッタ抵抗Ｒ
Ｅ３を用い、かつ、定電流源を各トランジスタＱ ＳＱ
２のそれぞれに接続した点にある。他の部分は第１図と
同様である。
この場合、第１図の回路と同一の特性得るためには、エ
ミッタ抵抗ＲＥ３を第１図のエミッタ抵抗Ｒ、Ｒの和、 ＨＥ２ ＲＥ３＝ＲＥ１＋ＲＥ２ の関係となるようにし、かつ、定電流源をそれぞれ■ｏ
／２となるように設定する。このようにすることにより
、第１図と同様に種々のメンバーシップ値を得ることが
できる。
ミッタ抵抗ＲＥ３を第１図のエミッタ抵抗Ｒ、Ｒの和、 ＨＥ２ ＲＥ３＝ＲＥ１＋ＲＥ２ の関係となるようにし、かつ、定電流源をそれぞれ■ｏ
／２となるように設定する。このようにすることにより
、第１図と同様に種々のメンバーシップ値を得ることが
できる。
第３実施例
第４図に、本発明の第３実施例を示す。この実施例の差
動増幅回路の特徴は、出力側の構成にあり、出力電圧Ｖ
１Ｖ をカレントミラー回路を１０２ 介、して取出すようにした点にある。すなわち、トラン
ジスタＱ５とトランジスタＱ７およびトランジスタＱ６
とトランジスタＱ８はそれぞれカレントミラー回路を構
成しており、トランジスタＱ８のエミッタには第１図の
コレクタ抵抗Ｒｃ１に相当する抵抗Ｒ１が接続され、ト
ランジスタＱ７のエミッタには第１図のコレクタ抵抗Ｒ
ｃ２に相当する抵抗Ｒ２が接続されている。このように
することにより、第１図と同様に種々のメンバーシップ
値を得ることができる。
動増幅回路の特徴は、出力側の構成にあり、出力電圧Ｖ
１Ｖ をカレントミラー回路を１０２ 介、して取出すようにした点にある。すなわち、トラン
ジスタＱ５とトランジスタＱ７およびトランジスタＱ６
とトランジスタＱ８はそれぞれカレントミラー回路を構
成しており、トランジスタＱ８のエミッタには第１図の
コレクタ抵抗Ｒｃ１に相当する抵抗Ｒ１が接続され、ト
ランジスタＱ７のエミッタには第１図のコレクタ抵抗Ｒ
ｃ２に相当する抵抗Ｒ２が接続されている。このように
することにより、第１図と同様に種々のメンバーシップ
値を得ることができる。
第４実施例
第５図に、ＦＥＴＱ ＳＱ４を用いた差動増幅回路によ
るメンバーシップ関数発生回路の例を示す。
るメンバーシップ関数発生回路の例を示す。
Ｆ Ｅ Ｔ Ｑ ３のゲートに入力電圧ＶＩＮが与えら
れ、ＦＥＴＱ のゲートに基準電圧Ｖ が与えられ
４ １ｉＥＦ る。ＦＥＴＱ３のコレクタからは第１の出力端子が導出
され、出力電圧Ｖｏ１を出力可能となっている。ＦＥＴ
Ｑ４のコレクタからは第２の出力端子が導出され、出力
電圧■。２を出力可能となっている。ＲＲはドレイン抵
抗、Ｒ、Ｒはソ ＤＩ’ Ｄ２ ＳＩ ３２−
ス抵抗、■、。は高電位側電源電圧を示している。
れ、ＦＥＴＱ のゲートに基準電圧Ｖ が与えられ
４ １ｉＥＦ る。ＦＥＴＱ３のコレクタからは第１の出力端子が導出
され、出力電圧Ｖｏ１を出力可能となっている。ＦＥＴ
Ｑ４のコレクタからは第２の出力端子が導出され、出力
電圧■。２を出力可能となっている。ＲＲはドレイン抵
抗、Ｒ、Ｒはソ ＤＩ’ Ｄ２ ＳＩ ３２−
ス抵抗、■、。は高電位側電源電圧を示している。
以上のＦＥＴＱ ＳＱ による差動増幅回路の４
場合も、第１図の場合と同様に、Ｚ関数に対応する出力
電圧■ 、Ｓ関数に対応する出力電圧〜’０２１ を発生させることかでき、その出力電圧Ｖ。１、■ の
振幅の大きさは定電流Ｉ 、ドレイン抵抗２０ Ｒ、Ｈによって任意に定まり、直線的に追従ＤＩ
Ｄ２ する変化範囲へでの直線の傾きは定電流Ｉ １ソ−ス抵
抗Ｒ、Ｒによって定まるので、種々のＳＩ Ｓ２ メンバーシップ値を発生させることができる。
電圧■ 、Ｓ関数に対応する出力電圧〜’０２１ を発生させることかでき、その出力電圧Ｖ。１、■ の
振幅の大きさは定電流Ｉ 、ドレイン抵抗２０ Ｒ、Ｈによって任意に定まり、直線的に追従ＤＩ
Ｄ２ する変化範囲へでの直線の傾きは定電流Ｉ １ソ−ス抵
抗Ｒ、Ｒによって定まるので、種々のＳＩ Ｓ２ メンバーシップ値を発生させることができる。
本発明によれば、差動増幅回路を用いたことにより、そ
の差動出力としてＳ関数、Ｚ関数の少なくともいずれか
一方を発生させることができ、しかも間車な構成で種々
の特性のメンバーシップ関数信号を得ることができる。
の差動出力としてＳ関数、Ｚ関数の少なくともいずれか
一方を発生させることができ、しかも間車な構成で種々
の特性のメンバーシップ関数信号を得ることができる。
・・・定電流
第１図は本発明の一実施例を示す回路図、第２図は第１
図の回路の入出力特性図、第３図は本発明の第２の実施
例を示す回路図、第４図は本発明の第３の実施例を示す
回路図、第５図は本発明の第４の実施例を示す回路図で
ある。 Ｑｌ、Ｑ 、％Ｑ １Ｑ ＳＯ２、Ｑ８・・・トラン２
５ ６ ジスタ Ｑ 、Ｑ ・・・ＦＥＴ ４ ｖＩＮ・・・入力端子 ■ ・・・基準電圧 ＥＦ ■ｏ１・・・出力電圧 ＲＳＲ・・・コレクタ抵抗 ＣＩ Ｃ２ ＲＥＩ、ＲＥ２・・・エミッタ抵抗 Ｖｃｃ・・・電源電圧 Ｉｓ・・・定電流源 ■ 、■ ・・・コレクタ電流 ＣＩ Ｃ２
図の回路の入出力特性図、第３図は本発明の第２の実施
例を示す回路図、第４図は本発明の第３の実施例を示す
回路図、第５図は本発明の第４の実施例を示す回路図で
ある。 Ｑｌ、Ｑ 、％Ｑ １Ｑ ＳＯ２、Ｑ８・・・トラン２
５ ６ ジスタ Ｑ 、Ｑ ・・・ＦＥＴ ４ ｖＩＮ・・・入力端子 ■ ・・・基準電圧 ＥＦ ■ｏ１・・・出力電圧 ＲＳＲ・・・コレクタ抵抗 ＣＩ Ｃ２ ＲＥＩ、ＲＥ２・・・エミッタ抵抗 Ｖｃｃ・・・電源電圧 Ｉｓ・・・定電流源 ■ 、■ ・・・コレクタ電流 ＣＩ Ｃ２
Claims (1)
- 【特許請求の範囲】 １、入力信号に対応する関数信号であって、Ｓ関数信号
またはＺ関数信号のうち、少なくともいずれか一方の信
号を出力するメンバーシップ関数発生回路において、 前記メンバーシップ関数発生回路を差動増幅回路により
構成したことを特徴とするメンバーシップ関数発生回路
。 ２、請求項１記載のメンバーシップ関数発生回路におい
て、前記差動増幅回路は、バイポーラトランジスタを用
いたエミッタ抵抗付きの差動増幅回路であることを特徴
とするメンバーシップ関数発生回路。 ３、請求項２記載のメンバーシップ関数発生回路におい
て、前記差動増幅回路は、第１のトランジスタおよび第
２のトランジスタを有し、前記第１のトランジスタにお
けるベースに第１の入力端子が接続され、コレクタに第
１の出力端子および第１の負荷抵抗を介して高電位側電
源が接続され、かつ、エミッタに第１のエミッタ抵抗を
介して定電流源が接続され、 前記第２のトランジスタにおけるベースに第２の入力端
子が接続され、コレクタに第２の出力端子および第２の
負荷抵抗を介して前記高電位側電源が接続され、かつ、
エミッタに第２のエミッタ抵抗を介して前記定電流源が
接続されていることを特徴とするメンバーシップ関数発
生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8796690A JPH03286386A (ja) | 1990-04-02 | 1990-04-02 | メンバーシップ関数発生回路 |
| EP19900312202 EP0450230A3 (en) | 1990-04-02 | 1990-11-08 | Membership function generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8796690A JPH03286386A (ja) | 1990-04-02 | 1990-04-02 | メンバーシップ関数発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03286386A true JPH03286386A (ja) | 1991-12-17 |
Family
ID=13929600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8796690A Pending JPH03286386A (ja) | 1990-04-02 | 1990-04-02 | メンバーシップ関数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03286386A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396579A (en) * | 1991-12-28 | 1995-03-07 | Rohm Co., Ltd. | Membership function generator |
-
1990
- 1990-04-02 JP JP8796690A patent/JPH03286386A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396579A (en) * | 1991-12-28 | 1995-03-07 | Rohm Co., Ltd. | Membership function generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04126409A (ja) | バイアス電流制御回路 | |
| JPH01311608A (ja) | 電圧電流変換回路 | |
| JPH0152783B2 (ja) | ||
| US4706013A (en) | Matching current source | |
| JPH03286386A (ja) | メンバーシップ関数発生回路 | |
| US4283683A (en) | Audio bridge circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| US6744306B2 (en) | Filter circuit | |
| JPH03286333A (ja) | メンバーシップ関数発生回路 | |
| JPS6016117Y2 (ja) | アナログスイツチ回路 | |
| JPH0321082Y2 (ja) | ||
| JPH01100467A (ja) | 平滑回路 | |
| JP3912852B2 (ja) | ニューロ素子 | |
| JPS6122486B2 (ja) | ||
| JPS60236324A (ja) | 半導体論理集積回路 | |
| KR830000469Y1 (ko) | 신호변환 회로 | |
| SU813788A1 (ru) | Блок стабилизированных источниковТОКА | |
| JP2703951B2 (ja) | 微分演算回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0344689B2 (ja) | ||
| JPH0715250A (ja) | 増幅回路 | |
| JPH0236963B2 (ja) | ||
| Kumngern | Charged Controlled Mem-element Emulator and its Application in a Chaotic System | |
| JPS6228884B2 (ja) |