JP2703951B2 - 微分演算回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体の特性を利用して微分値を得る微分
演算回路に関するものである。

（従来の技術） 従来、変数を時間値に置換できるような関数について
は、第５図に示すようなコンデンサＣと抵抗Ｒが演算増
幅器A11と組み合わされた微分演算回路が、CR微分器と
して良く知られており広い分野で使用されている。

関数形が電圧の関数で、微分値をΔF/Δｖの形で得た
い場合や、変数を高速で変化させられない関数の場合
は、第６図に示すような微分回路が使用されていた。こ
の回路では関数Ｆを表す回路または物で構成される関数
器12の入力信号に信号源13より微小なサイン波の電圧を
重畳し、関数器12の出力側に設けられたローパスフィル
タ14により微小サイン波を除去して真の関数値を得ると
共に、同じく出力側に設けられるハイパスフィルタ15に
より関数値に重畳した微小サイン波のみを取り出して、
割り算演算器16で入力に重畳された微小サイン波との比
を求めることにより、関数Ｆの入力Ｖ対する微分値ΔF/
Δｖを算出して微分値を求めるものである。

（発明が解決しょうとする課題） 上記した第５図に示す微分器は前記したように動作原
理上その微分値は、関数値を入力電圧として入力電圧の
時間に対する微分、つまりΔv/Δｔという形で表現され
るので、関数形としては前記したように変数を時間値に
置換できるような関数であり、かつCR時定数を小さくす
るために時間的に変数を高速で変化させる事の出来る関
数が望ましい。

また第６図に示した微分回路は任意の関数の微分値を
得る事が出来るという特長を持つ反面、微小サイン波の
信号源13やローパス、ハイパスフィルタ14、15や割り算
演算器16を必要とし構成が複雑であった。

この発明は最適制御などに使用されるシグモイド関数
の微分値を得るなど関数形を限定した上で、変数値を高
速で変化させる必要はなく、かつ構成が簡単な微分演算
回路を提供することを目的としている。

［発明の構成］ （課題を解決するための手段） この発明に係る微分演算回路は、一方のトランジスタ
のゲートもしくはベースに関数値信号からなる第１の入
力信号が、他方のトランジスタのゲートもしくはベース
に該第１の入力信号と相補的な関係にある第２の入力信
号が入力され、それぞれのドレインもしくはコレクタが
高電位電源端子に接続され、共通エミッタ端子または共
通ソース端子が第１出力端子に接続された差動トランジ
スタ対、および前記第１出力端子と低電位電源端子との
間に接続された負荷から構成される主回路と、前記高電
位電源端子と前記低電位電源端子との間に接続され、第
２出力端子に基準電位を出力する基準電位発生回路とを
具備し、前記第１出力端子と前記第２出力端子との間に
前記第１の入力信号の近似微分値を得ることを特徴とす
る。

また、前記第１および第２の入力信号を生成する差動
増幅回路をさらに有することを特徴とする。

さらに、前記基準電位生成回路は、前記主回路と同一
回路構成を用いて構成されており、前記第１出力端子に
相当する端子を前記第２出力端子とすることを特徴とす
る。

（作用） 上記したように微分演算回路を構成し、一対のトラン
ジスタの一方のトランジスタのゲートもしくはベースに
シグモイド関数値信号を、他方のトランジスタのゲート
もしくはベースに、このシグモイド関数値信号と相補的
な関係にある信号をそれぞれ入力する。

シグモイド関数値の信号レベルが高い場合は、この信
号が入力されるトランジスタのソースもしくはエミッタ
電流は飽和しており、他方のトランジスタにはこの関数
値信号と相補的な関係にあるレベルの低い信号が入力さ
れ、かつ負荷が一対のトランジスタのソースもしくはエ
ミッタ電流の和をほゞ一定にするように作用するので、
このトランジスタのソースもしくはエミッタ電流は殆ど
流れずカットオフ状態となり、負荷にはシグモイド関数
値の高いレベルの信号が入力されるトランジスタのソー
スもしくはエミッタ飽和電流のみが流れ、第１出力端子
の電位はこの飽和電流で決められるある一定電位を保
つ。

シグモイド関数値の信号レベルが次第に低くなると、
この信号と相補関係にある相補信号のレベルは反対側に
次第に高くなり、両トランジスタにソースもしくはエミ
ッタ電流がそれぞれ流れるようになると共に、負荷に流
れる電流は減少して第１出力端子の電位は低くなる、さ
らにシグモイド関数値の信号レベルがに低くなると、こ
のシグモイド関数値の信号が入力されるトランジスタは
カットオフ状態となりソースもしくはエミッタ電流は流
れなくなり、反対に相補信号が入力されるトランジスタ
のソースもしくはエミッタには飽和電流が流れて、第１
出力端子の電位はもとの一定電位に戻る。

シグモイド関数値の信号と相補信号のレベルがほゞ等
しくなった時に、第１出力端子の電位は最も低くなった
曲線をえがく。この曲線はMOS形の電界効果トランジス
タや接合形のバイポーラトランジスタ及び負荷の構成に
よって多少異なるが、シグモイド関数値の微分値に近似
した曲線をなしている。

第１出力端子の電位は電源の高電位と低電位との間に
直流的に偏った値をしているので、この電位を補正して
電位偏位のない近似微分出力を得るため基準電位発生回
路により前記第１出力端子の一定電位に等しい基準電位
をつくり第２出力端子の電位とすれば、第１出力端子と
第２出力端子との間に電位偏寄のない近似微分出力が得
られる。

シグモイド関数値の信号とその相補信号は、トランジ
スタの差動増幅回路の相補出力により簡単な構成で得る
事が出来る。

また基準電位発生回路を主回路と回路特性上で同一構
成にすることにより、電源電圧の変動や温度変化による
ドリフトを補償して安定した微分出力を取り出す事が出
来る。

（実施例） 以下図面を参照しながらこの発明の一実施例を説明す
る。第１図はMOS形の電界効果トランジスタ（以下FETと
称する）を使用した実施例である。同図においてFETQ1
とQ2のドレインはそれぞれ高電位電源端子に接続され、
これらQ1、Q2のソースは共通に接続されて第１出力端子
となっており、さらにこの第１出力端子は、FETのドレ
イン電圧−電流特性を利用して負荷を構成するFETQ3の
ドレインに接続され、またこのQ3のソースは低電位電源
端子に接続されると共に、Q3のゲートにはこのトランジ
スタの負荷特性を規定するバイアス電位が供給されて、
主回路１を構成している。

また高電位電源端子と低電位電源端子との間には第２
出力端子を基準電位にするための基準電位発生回路２が
設けられて、主回路１と共に微分演算回路を構成してい
る。

このように構成された微分演算回路主回路１のFETQ1
のゲートには第３図に示すようなシグモイド関数値の信
号が、またFETQ2のゲートには同図破線で示すようにこ
の関数値とレベル関数が相補的である関数相補信号を入
力する。

はじめシグモイド関数値のレベルを高くしておくと、
この信号がゲートに入力にされるQ1のソースには飽和電
流が流れ、一方Q2のゲートにはレベルの低い関数相補信
号が入力され、かつQ3で構成される負荷がQ1、Q2のソー
スの和をほゞ一定にするように作用するので、このQ2は
カットオフ状態となりソース電流は殆ど流れず、負荷Q3
にはQ1のソース飽和電流のみが流れ、第１出力端子の電
位はこの飽和電流で決められるある一定電位を保つ。

第３図に示すようにシグモイド関数信号レベルが次第
に低くなると、関数相補信号のレベルは反対に次第に高
くなり、両トランジスタQ1、Q2のソース電流がそれぞれ
流れるようになると共に、負荷Q3に流れる負荷電流は減
少して第１出力端子の電位は低くなる。さらにシグモイ
ド関数値の信号レベルが低くなると、このシグモイド関
数値の信号が入力されるQ1のソース電流は流れなくな
り、反対に相補信号が入力されるQ2のソースには飽和電
流が流れて、第１出力端子の電位はもとの一定電位に戻
る。

シグモイド関数値の信号と相補信号のレベルがほゞ等
しくなった時に、第１出力端子の電位は最も低くなった
曲線をえがく。この曲線はトランジスタ種類や負荷の構
成によっても多少異なるが、シグモイド関数値の微分値
に近似した曲線をなしていて適当な係数を掛けて演算に
使用される。

第３図の第１出力端子電位に示すように、第１出力端
子の電位は直流的に偏った値をしているので、この電位
を補正して電位偏位のない近似微分出力を得るため基準
電位発生回路により第１出力端子の一定電位に等しい基
準電位をつくり第２出力端子の電位とすれば、第１出力
端子と第２出力端子との間に電位偏位のない、つまりシ
グモイド関数値が平らな部分では出力電位が零である近
似微分出力が得られる。

第２図は主回路１に使用するトランジスタを接合形の
バイポーラトランジスタQ4、Q5、Q6に置換した他の実施
例の回路図である。この実施例ではQ4、Q5のコレクタが
高電位電源端子に接続され、またエミッタは相互に接続
されて第１出力端子をなし、Q6が負荷のトランジスタに
なっている。この実施例では使用するトランジスタの種
類が異なるのみで、その動作原理は第１図に示したもの
と同じである。

第１図、第２図に示した実施例は負荷としてトランジ
スタを使用するものであるが、負荷として抵抗器を使用
することもできる。

MOS形のFETを使用した回路のものと、接合形のバイポ
ーラトランジスタの回路では、得られる微分曲線が多少
異なるが、それぞれに適した用途をもっている。

第４図はこの発明の微分演算回路をさらに具体化した
他の実施例である。同図Ａはシグモイド関数を作成する
ための差動増幅回路で、差作動増幅用のトランジスタQ
7、Q8にはバイポーラトランジスタが、定電流負荷用の
トランジスタQ9にはFETが使用され、Q8のベースには抵
抗R3、R4で分割された一定電位が与えられ、Q7のベース
にシグモンド関数作成信号に入力し、この信号のレベル
を直線的に変化させることにより高電位電源端子とQ7、
Q8のコレクタの間にそれぞれ接続された抵抗R1、R2と低
電位電源端子間に、互いに相補的な一対のシグモンド関
数信号を得ることができる。これら一対の関数信号は、
FETQ11とQ12及びFETQ13とQ14で構成される一対のソース
フロワ回路のレベルシフト回路Ｂでレベルシフトされ
て、第１図で説明したものと同様な微分演算回路Ｃの主
回路１のFETQ1、Q2のゲートにそれぞれ供給されてい
る。

この実施例で第２出力端子に基準電位を供給する基準
電位発生回路２は、この回路を構成するトランジスタQ1
5、Q16、Q17がそれぞれ主回路１を構成するトランジス
タQ1、Q2、Q3と同種、同規格のFETでなり、かつ同一接
続で構成され、Q15のゲートにはこのトランジスタのソ
ース電流を飽和させるような電位が抵抗R5、R6により供
給され、Q16のゲートにはこのトランジスタのソース電
流をカットオフさせるような、Q15のゲートに与えられ
る電位とは反対に相補的に低い電位が抵抗R7、R8より供
給され、またQ17のゲートには主回路１のQ3のゲートに
与えられると同じバイアス電位が与えられていて、Q1
5、Q16のソースの共通接続点が第２出力端子となる構成
をしている。

この実施例の回路において、差動増幅回路ＡのQ7のベ
ースに高い電位の関数作成信号が与えられると、このQ7
には飽和電流が流れてコレクタ電位は低い状態になって
おり、この飽和電流が定電流負荷を構成するQ9に流れQ9
のドレイン電位を高くさせるので、Q8はカットオフ状態
となりQ8のコレクタ電位は高電位電源端子の電位に近い
高い電位となっている。

関数作成信号を次第に低くして行くと、Q7が飽和して
いる間はQ7、Q8それぞれのコレクタ電位は変化しない
が、あるレベルより低くなってくるとQ7は飽和しなくな
り、このトランジスタのコレクタ及びエミッタ電流が減
少はじめコレクタ電位が次第に高くなってゆくと共に、
Q9の定電流作用によりQ8のコレクタ電流が流れはじめて
このトランジスタのコレクタ電位は次第に低くなってゆ
く。さらに関数作成信号を低くして行くと、Q7はカット
オフ状態に、Q8は反対に飽和状態となってこれらトラン
ジスタのコレクタ電位は相補的に逆電位になる。このコ
レクタ電位の遷移曲線はベース電流にも影響されて第３
図に示すような、なだらかなシグモンド関数曲線をえが
く。

この差動増幅器ＡのQ7、Q8のコレクタに得られたシグ
モンド関数信号とその相補信号はレベルシフト回路Ｂを
介して微分演算回路ＣのQ1、Q2のゲートに送られるが、
レベルシフト回路Ｂはソースフロア回路で構成されてい
るので、Q7、Q8のコレクタに得られた信号レベルとほゞ
等しいレベルの信号がQ1、Q2のそれぞれのゲートに送ら
れて、第１出力端子と低電位電源端子との間に直流的に
偏ったシグモンド関数の近似微分値を出力する。

関数作成信号のレベルがある値より高いまたは低い場
合は、Q1、Q2のいずれか一方が飽和し他方がカットオフ
しており、このときの第１出力端子の電位は電源電圧と
Q1、Q2、Q3のトランジスタ特性及びバイアス電位で決ま
る一定電位になっている。

一方基準電位発生回路２は前記したように、主回路１
の構成トランジスタと接続が同一であり、Q15、Q16の一
方が飽和、他方がカットオフされているので第２出力端
子の電位は、関数作成信号のレベルがある値より高いま
たは低い場合、つまりシグモンド関数の平らな部分にお
ける第１出力端子に等しい電位となっている。このよう
に構成されているので、第３図に示すように第１出力端
子と第２出力端子間に直流偏位のないシグモンド関数の
近似微分値を出力することができる。

この実施例では差動増幅決AQ8のベースには抵抗R3、R
4で分割された電位を供給するものを説明したが、この
トランジスタのベースを直接Q7のコレクタに接続しても
実施でき、このように接続することにより回路は簡易化
される。

基準電位発生回路２のQ15、Q16のゲートに供給する電
位供給手段は抵抗器によらず、トランジスタを利用する
レベルシフト回路によっても実施できる。

またQ16を省略してQ15とQ17とを縦接続したトーテム
ポール接続とし、Q15を飽和状態にすればこの実施例の
主回路１と回路特性上で同一構成の基準電位発生回路２
を構成できる。

なお、この考案は上記実施例に限定されるものでなく
要旨を変更しない範囲で種々変形して実施できる。

［発明の効果］ この発明によれば、関数形は限定されるが、変数を高
速で変化させる必要はなく制御系の速度に応じた速度で
変化させることができ、構成も簡単な微分演算回路を提
供できる。

また簡単な構成で、一対の相補関係になっているシグ
モンド関数信号を作成できる。

また基準電位発生回路を主回路と回路特性上で同一構
成にすることにより、電源電圧変動や温度変動によるト
ランジスタのドリフトを相殺して安定な微分出力を求め
ることができる。

【図面の簡単な説明】

第１図はFETを使用した実施例の回路図、第２図はバイ
ポーラトランジスタを使用した他の実施例の回路図、第
３図は各部電位の説明図、第４図は他の実施例の回路
図、第５図、第６図はそれぞれ従来の微分演算回路の回
路図である。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】一方のトランジスタのゲートもしくはベー
   スに関数値信号からなる第１の入力信号が、他方のトラ
   ンジスタのゲートもしくはベースに該第１の入力信号と
   相補的な関係にある第２の入力信号が入力され、それぞ
   れのドレインもしくはコレクタが高電位電源端子に接続
   され、共通エミッタ端子または共通ソース端子が第１出
   力端子に接続された差動トランジスタ対、および前記第
   １出力端子と低電位電源端子との間に接続された負荷か
   ら構成される主回路と、 前記高電位電源端子と前記低電位電源端子との間に接続
   され、第２出力端子に基準電位を出力する基準電位発生
   回路とを具備し、前記第１出力端子と前記第２出力端子
   との間に前記第１の入力信号の近似微分値を得ることを
   特徴とする微分演算回路。
2. 【請求項２】前記第１および第２の入力信号を生成する
   差動増幅回路をさらに具備することを特徴とする請求項
   １記載の微分演算回路。
3. 【請求項３】前記基準電位生成回路は、前記主回路と同
   一回路構成を用いて構成されており、前記第１出力端子
   に相当する端子を前記第２出力端子とすることを特徴と
   する請求項１記載の微分演算回路。