JPH03278668A - 可聴信号送出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトーン及びトーキなどの可聴信号を記憶し回線
に送出する可聴信号送出装置に関する。

〔従来の技術〕

従来、この種の可聴信号送出装置においては、リードオ
ンリメモリに書き込まれたデータに対してチエツクを行
わず読み出すか、またはデータにパリティ情報を付加し
てパリティチェックを行っている。

〔発明が解決しようとする課題〕

上述した従来の可聴信号送出装置では、読み出すリード
オンリメモリのアドレスを誤った場合はこの誤りを検出
することができないため、利用者に不適当な可聴信号を
送出しても送出装置側は検知できず、利用者から申告に
より障害発生が分かるという問題がある。

〔課題を解決するための手段〕

本発明は複数回線に頭出しの必要な複数の可聴信号を送
出する可聴信号送出装置において、前記可聴信号のデー
タをアドレス情報の昇順に格納する第１の記憶回路と、
前記第１の記憶回路の前記可聴信号のデータに対するパ
リティ情報と前記可聴信号のデータの格納されていたア
ドレス情報から１を減算したアドレス情報を前記第１の
記憶回路と同一のアドレスに格納する第２の記憶回路と
、前記第１及び第２の記憶回路へのアドレス情報を１周
期分遅延したアドレス情報と前記第２の記憶回路から出
力されたアドレス情報とを比較する第１の比較回路と、
前記第１の記憶回路の出力の前記データと無通話パター
ンデータとを比較する第２の比較回路と、前記第１の記
憶回路の出力の前記データと前記第２の記憶回路の出力
のパリティ情報とによりパリティチェックを行うパリテ
ィチェック回路と、前記第１の比較回路の不等号成立時
の出力と前記第２の比較回路の等号成立時の出力と前記
パリティチェック回路のパリティエラー検出出力とを前
記可聴信号の送出指示中のみ障害として検出する検出回
路とを備える。

〔実施例〕

次に、本発明について図面を参照して説明する。

本発明の一実施例を示す第１図を参照すると、ＤＡＴＡ
ＲＯＭｌｏはトーン及びトーキなどの可聴信号のデータ
を格納しているリードオンリメモリ、ＣＨＥＣＫＲＯＭ
Ｉ　１はＤＡＴＡＲＯＭＩ　Ｏのデータのパリティ情報
とアドレス情報から１を減算した値とを格納しているリ
ードオンリメモリ、ＡＤＤ２０は１を加算する加算器、
５ＥＬ２１はＡＤＤ２０の出力と外部からの送出開始ア
ドレス情報との選択を行う選択回路、ＦＩＦＯ２２は５
ＥＬ２１の出力を１周期分蓄積しておくファストインフ
ァストアウトメモリ、ＦＩＦＯ３０はＦＩＦＯ２０の出
力をさらに１周期分蓄積しておくファストインファスト
アウトメモリ、ＣＭＰ３１はＣＨＥＣＫＲＯＭＩ　１の
出力とＰＩＦＯ３０の出力とを比較する比較回路、ＣＭ
Ｐ３２はＤＡＴＡＲＯＭＩ　Ｏの出力と無通話パターン
データとを比較する比較回路、ＰＣ３３はＤＡＴＡＲＯ
ＭＩＯの出力とＣＨＥＣＫＲＯＭＩ　１のパリティ情報
出力とによりパリティチェックを行うパリティチェック
回路、ＥＲＲＣＨＫ３４はＣＭＰ３１、ＣＭＰ３２．Ｐ
Ｃ３３の出力を可聴信号送出時のみ障害として検出する
検出回路（トライステートバッファ）、及びＰ／Ｓ４０
はＤＡＴＡＲＯＭＩＯの出力をシリアルデータに変換し
てデータハイウェイに送出するパラレル・シリアル変換
回路である。

この構成Ｉこおいて、可聴信号の不送出時、５ＥＬ２１
の出力は無通話パターンデータの格納されているアドレ
ス情報になっており、この情報がＦＩＦＯ２２を通って
ＤＡＴＡＲ，ＯＭｌ　０のアドレス入力となっている。

ＤＡＴＡＲＯＭＩＯの出力には無通話パターンデータが
送出されており、このデータがＰ／Ｓ４０を通ってハイ
ウェイに送出されている。このときＥＲＲＣＨＫ３４は
何も出力をしない。次に、可聴信号の送出が開始された
とき、５ＥＬ２１の出力には送出開始アドレス情報が送
出され、この情報がＦＩＦＯ２２を通ってＤＡＴＡＲＯ
Ｍｌ　０へのアドレス情報となり、またＡＤＤ２０への
入力ともなり、送出開始アドレス情報に１が加算された
ものが５ＥＬ２１へ入力される。このとき、ＣＨＥＣＫ
ＲＯＭＩ　１とＦＩＦＯ３０にもＤＡＴＡＲＯＭ、１０
と同じアドレス情報が入力されている。また、ＥＲＲＣ
ＨＫ３４は未だ何も出力をしない。次周期になったとき
、５ＥＬ２１の出力にはＡＤＤ２０の出力が送出され、
ＦＩＦＯ２２を通ってＤＡＴＡＲＯＭｌｏへのアドレス
情報となる。このアドレス情報は最初の送出開始アドレ
ス情報に１を加算したものである。さらに、ＡＤＤ２０
を通り１周期毎にｌつずつ増加してい＜、ＣＨＥＣＫＲ
ＯＭＩ　１はＤＡＴＡＲＯＭｌ　０のデータのパリティ
情報と１周期前のアドレス情報とを送出しており、ＣＭ
Ｐ３１でＦＩＦＯ３０の出力である１周期前のアドレス
情報と比較され、同じであれば障害とは見なされない。

同様に、ＰＣ３３でバリエイチエツクが行われ、ＣＭＰ
３２で無通話パターンデータの検出が行われる。このと
き、アドレス情報の不一致か、パリティエラーか、無通
話パターンの検出が行われると、ＥＲＲＣＨＫ３４を通
してエラーＥＲＲが報告される。

〔発明の効果〕

以上説明したように本発明によれば、可聴信号のデータ
を格納した第１の記憶回路の障害をパリティ情報により
検出し、かつ第１の記憶回路のアドレス情報入力の障害
をアドレスチエツク用の第２の記憶回路の出力及び無通
話パターンデータのチエツクにより検出することにより
障害発生を自律的に検知することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図である。 １０　（ＤＡＴＡＲＯＭ）・・・リードオンリメモリ、
１１　（ＣＨＥＣＫＲＯＭ）・・・リードオンリメモリ
、２０　（ＡＤＤ）・・・加算器、２１　（ＳＥＬ）・
・・選択回路、２２．３０　（ＦＩＦＯ）・・・ファス
トインファストアウトメモリ、３１．３２　（ＣＭＰ）
・・・比較回路、３３（ＰＣ）・・・パリティチェック
回路、３４　（ＥＲＲＣＨＫ）−・・検出回路、４０（
Ｐ／Ｓ）・・・パラレル・シリアル変換回路。

Claims (1)

【特許請求の範囲】
1. 複数回線に頭出しの必要な複数の可聴信号を送出する可
   聴信号送出装置において、前記可聴信号のデータをアド
   レス情報の昇順に格納する第１の記憶回路と、前記第１
   の記憶回路の前記可聴信号のデータに対するパリティ情
   報と前記可聴信号のデータの格納されていたアドレス情
   報から１を減算したアドレス情報を前記第１の記憶回路
   と同一のアドレスに格納する第２の記憶回路と、前記第
   １及び第２の記憶回路へのアドレス情報を１周期分遅延
   したアドレス情報と前記第２の記憶回路から出力された
   アドレス情報とを比較する第１の比較回路と、前記第１
   の記憶回路の出力の前記データと無通話パターンデータ
   とを比較する第２の比較回路と、前記第１の記憶回路の
   出力の前記データと前記第２の記憶回路の出力のパリテ
   イ情報とによりパリテイチェックを行うパリテイチェッ
   ク回路と、前記第１の比較回路の不等号成立時の出力と
   前記第２の比較回路の等号成立時の出力と前記パリテイ
   チェック回路のパリテイエラー検出出力とを前記可聴信
   号の送出指示中のみ障害として検出する検出回路とを備
   えることを特徴とする可聴信号送出装置。