JPH03270072A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の製造方法に関し、 用いられるＳＯＩ基板から結晶欠陥をなくすことを目的
とし、 シリコン基板上にゲルマニウムをヘテロエピタキシャル
成長させた後でそのゲルマニウム薄膜単結晶の上に装置
の構成に必要な素子を順次加工することによって半導体
装置を製造するに当り、前記ゲルマニウムのへテロエピ
タキシャル成長の間、シリコン、ゲルマニウム又はシリ
コンゲルマニウムあるいはその超格子からなる少くとも
１つの層を中間層として介在せしめるように構成する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、さらに詳しく述
べると、シリコン基板上にゲルマニウムをヘテロエピタ
キシャル成長させてＳＯＩ基板（ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ　ｏｎ　１ｎｓｕｌａｔｏｒ）を懲戒するための
へテロエピタキシャル技術に関する。

〔従来の技術〕

近年、ゲルマニウムのもつすぐれた特性に着目して、Ｓ
ＯＩ基板を用いる。と、及びより良質な結晶性をもった
ゲルマニウム薄膜をシリコン基板上にヘテロエピタキシ
ャル成長させることが研究されている。この半導体装置
の一例として、第４図に断面構造を示すｐｎ接合ダイオ
ードをあげることができる。図示のダイオードは、シリ
コン基板１及び該基板上にヘテロエピタキシャル成長に
よって形成されたゲルマニウム薄膜２を有している。ゲ
ルマニウム薄膜２のｐ゛層土層上１形成れ、その上方に
はさらに、ｐ型ゲルマニウム層１３が順次形成されてい
る。さらに、ゲルマニウム層１３の電極部にはイオン注
入により形成されたｎ型領域が設けられている。アルミ
ニウムからなる電極７は、ゲルマニウム薄膜の上にＳｉ
Ｏ□絶縁膜６を形成した後に、蒸着及びパターニングに
よって被着せしめられる。

〔発明が解決しようとする課題〕

従来のＳＯＩ基板を用いた半導体装置は、しかし、その
基板に結晶欠陥が多く、したがって良好な性能が得られ
ないという欠点を有する。実際、シリコンとゲルマニウ
ムでは４％程度の大きな格子のミスマツチがあるために
、多量の欠陥が上層であるゲルマニウムの表面まで達す
るのが現実である。

本発明の目的は、したがって、半導体装置の製造に用い
られるＳ○工基板から結晶欠陥をなくすことが目的であ
る。

〔課題を解決するための手段〕

上記した目的は、本発明によれば、シリコン単結晶基板
上にゲルマニウムをヘテロエピタキシャル成長させた後
でそのゲルマニウム薄膜単結晶の上に装置の構成に必要
な素子を順次加工することによって半導体装置を製造す
るに当り、前記ゲルマニウムのへテロエピタキシャル成
長の間、シリコン、ゲルマニウム又はシリコンゲルマニ
ウムあるいはその超格子からなる少くとも１つの層を中
間層として介在せしめることを特徴とする半導体装置の
製造方法によって達成することができる。

本発明の実施において、ゲルマニウムの成長の下地とな
るシリコン基板は、この技術分野において一般的に用い
られているものであることができる。しかし、このシリ
コン基板は好ましくは貼り付けＳ　０１　　（ｓｉｌｉ
ｃｏｎ　ｏｎ　１ｎｓｕｌａｔｏｒ）基板のシリコン基
板である。貼り付けＳＯＩ基板は、周知の通り、シリコ
ン酸化膜等の絶縁膜を上方に有するシリコン単結晶基板
を２枚用意し、これらの基板をその絶縁膜どうしが密着
するように貼り合わせたものである。

シリコン単結晶基板上におけるゲルマニウムのへテロエ
ピタキシャル成長は、この技術分野で一般的に用いられ
ている技法、例えばＣＶＤ法（化学的気相成長法）　、
ＭＢＥ法（分子線エピタキシー法）などを用いて行うこ
とができる。例えばＣＶＤ法は、ゲルマン（ＧｅＬ）ガ
スを反応ガスとして用いて、基板温度３００〜６５０℃
及び圧力１０トル以下の条件下で有利に実施することが
できる。

形成されるゲルマニウム薄膜の膜厚は、もとめている素
子の構造等に応じて広く変更し得るというものの、一般
に１μ以上であるのが好ましい。

本発明では、上記エピタキシャル成長の間、ゲルマニウ
ム薄膜の中間層として、シリコン（Ｓｌ）、ゲルマニウ
ム（Ｇｅ）又はシリコンゲルマニウム（ＳｉＧｅ）ある
いはその超格子からなる少くとも１つの層を追加的に成
膜することが特徴である。本発明者の知見によれば、中
間層として積層する層の数の上限は特に限定されないと
いうものの、通常、この中間層により結晶欠陥の転位を
終端させかつ下層からの貫通転位を減少させるため、２
種類の層を２〜３回にわたって交互に積み重ねることが
推奨される。

中間層としてのＳｉ、Ｇｅ又は５ｉＧｅは、より具体的
には、次式で表すことができる。

５ｉｚＧｅ（＋−ｚ）　　　　　　　　　　＋＋＋　（
１）Ｓｉ、Ｇｅｕ−）ｌ）　１５１ｙＧｅ（＋−ｙ）　
　　　＋＋　（２）上記（２）式は超格子の場合であり
、式中、Ｑ＜ｘ≦１．０≦ｙ＜１である。このような中
間層は、前記したゲルマニウムのエピタキシャル成長の
場合と同様、例えばＣＶＤ法、ＭＢＥ法などの成膜法を
任意に使用して、任意の膜厚で形成することかできる。

中間層の上に再びゲルマニウム薄膜を形成した後、目的
とする半導体装置の構成に必要な素子を順次加工する。

この素子加工は、この技法分野において一般的なプロセ
ス、例えば、表面酸化、ＢＰ、Ｓｂ、Ａｓ等の拡販、Ｂ
、Ｐ、Ａｓ等のイオン打込み、ポリシリコン、ＰＳＧ　
、　ＳｉＪ、等のＣＶＤ。

アニーノベレジスト塗布、ＳｌＯ□、ポリシリコン、Ｐ
ＳＧ　、　Ｓｉ３Ｎ、等のエツチング、レジスト除去、
その他のプロセスを用いて実施することができる。この
ような一連のプロセスを経て、各種のダイオード、バイ
ポーラトランジスタ、ＭＯＳＦＥＴ　、　ＨＢＭＴ、そ
の他の半導体装置をその性能を低下させることなく再現
性よく製造することができる。

〔作　用〕

本発明では、シリコン基板上にゲルマニウムをヘテロエ
ピタキシャル成長する際、該成長を途中で中断して特定
の中間層を挿入する。この中間層の出現により、シリコ
ンとゲルマニウムの格子のミスマツチに原因して進行し
てきた結晶欠陥の転位が終端せしめられ、再度ゲルマニ
ウムのへテロエビクキシャル威長を行゛っても、形成さ
れるゲルマニウム単結晶の表面に多量の欠陥が発生する
ことがない。

〔実施例〕

第１図は、本発明方法により作製される半導体装置の一
例（ｐｎ接合ダイオード〉を模式的に示した断面図であ
る。シリコン単結晶基板ｌは、図示される通り、その表
面上にヘテロエピタキシャル法で成長せしめられたゲル
マニウム単結晶の薄膜２及び５を有する。また、ゲルマ
ニウム薄膜２及び５の中間には結晶欠陥の転位を終端せ
しめるための中間層１０が介在せしめられている。中間
層１０は、図示の例の場合、５１０１、Ｇｅｅ、　ｅ層
３及び６０層４を交互に積み重ねたものである。ゲルマ
ニウム薄膜５の上方には、前記した第４図のｐｎ接合ダ
イオードの場合と同様、アルミニウムからなる電極７が
Ｓｉｎ、絶縁膜６を介して形成されている。

第１図に図示したｐｎ接合ダイオードは、例えば、第２
Ａ図〜第２Ｆ図に順を追って示すプロセスに従って作製
する。

先ず、第２Ａ図に示されるように、予め用意したシリコ
ン単結晶の基板１上にゲルマニウム単結晶の薄膜２を膜
厚１μで成長させる。このゲルマニウム単結晶の成長は
、例えば、ゲルマンガスを用いたＣＶＤ法により、４５
０℃及び１．０トルの条件下でヘテロエピタキシャル成
長により行うことができる。なお、本例のシリコン基板
ｌは貼り付けＳｏｌ基板のものである。

次いで、第２Ｂ図に示されるように中間層１０の形成を
行う。これは、例えば、Ｓｉ、、　２Ｇｅｏ、８層（膜
厚１００人）３及びＧｅ層〈膜厚１００人〉４をＣＶＤ
法で交互に積み重ねることによって行うことができる。

なお、図示の例では５ｉＧｅ層を３層、Ｇｅ層を２層の
組み合わせを採用しているが、もちろんその他の層構成
も可能である。

中間層１０の形成後、第２Ｃ図に示されるように再びゲ
ルマニウム単結晶を成長させて、ｐ゛型ゲルマニウム層
（膜厚２０００人）５ａ及びｐ型ゲルマニウム層（膜厚
１．８ＪＩＩｎ）５ｂよりなるゲルマニウム薄膜５を膜
厚２−で形成する。このゲルマニウム薄膜５の形成は、
前記したゲルマニウム薄膜２の形成と同様にして行うこ
とができる。

引き続いて、ゲルマニウム薄膜５の不要部分を第２Ｄ図
に示されるように除去するため、選択エツチングを行う
。このエツチングは、例えば、ＣＣＩ！＜−＋−Ｃ１２
などの塩素系ガスを用いたＲＩＥ（リアクティブ・イオ
ン・エツチング）などにより行うことができる。

さらに引き続いて、第２Ｅ図に示されるように選択エツ
チング後のゲルマニウム薄膜５上にＳｉ口。

絶縁膜６を形成し、５ｉ０２絶縁膜６の電極形成部をエ
ツチングにより除去し、形成された開口部を介してイオ
ン注入を行ってゲルマニウム薄膜５の電極形成部にｎ型
領域を設ける。

ｎ型領域の形成後、第２Ｆ図に示されるように、基板の
全面にアルミニウム７を被覆する。このアルミニウム層
７の形成は、例えば、スパッタリングなどの蒸着法を用
いて行うことができる。最後に、電極形成のため、形成
されたアルミニウム層７のうち電極形成部以外のものを
エツチングにより除去すると、第１図に示したような目
的のｐｎ接合ダイオードが得られる。

上記のようにして１００−平方のダイオードをゲルマニ
ウム薄膜上に形成した後、そのリーク電流を測定したと
ころ（−１０Ｖバイアス時）、５μＡであることが判明
した。このような低いリーク電流は、対応の中間層を有
しないもののリーク電流が６０μＡであるのとは対照的
である。

第３図は、第１図に示したｐｎ接合ダイオードの二変形
例を示したものである。図示のダイオードは、その中間
層として、Ｓｉ層（膜厚１００　Ａ　）８及びＧｅ層（
膜厚１００人〉　９をＣＶＤ法により交互に積み重ねた
ものを有している。このような中間層の場合にも、結晶
欠陥の発生を効果的に低減し得るということが判明した
。

〔発明の効果〕

本発明によれば、ゲルマニウムをエピタキシャル成長さ
せる際に特定の中間層を介在させるので、Ｓ○■基板に
おける結晶欠陥の転位を減少させかつ、したがって、デ
バイスの性能を向上させることができる。

【図面の簡単な説明】

第１図は、本発明による半導体装置の好ましい一例を示
した断面図、 第２Ａ図〜第２Ｆ図は、第１図に示した半導体装置の製
造プロセスを順を追って示した断面図、第３図は、第１
図に示した半導体装置の一変形例を示した断面図、そし
て 第４図は、従来の半導体装置の一例を示した断面図であ
る。 図中、１はシリコン基板、２はゲルマニウム薄膜、３は
５ｉＧｅ層、４はＧｅ層、５はゲルマニウム薄膜、６は
ＳｌＯ□絶縁膜、７はアルミニウム電極、そして１０は
中間層である。

Claims (1)

1. 【特許請求の範囲】 １、シリコン単結晶基板上にゲルマニウムをヘテロエピ
   タキシャル成長させた後でそのゲルマニウムの薄膜単結
   晶の上に装置の構成に必要な素子を順次加工することに
   よって半導体装置を製造するに当り、 前記ゲルマニウムのヘテロエピタキシャル成長の間、シ
   リコン、ゲルマニウム又はシリコンゲルマニウムあるい
   はその超格子からなる少くとも１つの層を中間層として
   介在せしめることを特徴とする半導体装置の製造方法。