JPH08321617A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH08321617A
JPH08321617A JP7126072A JP12607295A JPH08321617A JP H08321617 A JPH08321617 A JP H08321617A JP 7126072 A JP7126072 A JP 7126072A JP 12607295 A JP12607295 A JP 12607295A JP H08321617 A JPH08321617 A JP H08321617A
Authority
JP
Japan
Prior art keywords
insulating film
region
film
gate electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7126072A
Other languages
English (en)
Inventor
Katsuyoshi Aihara
克好 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP7126072A priority Critical patent/JPH08321617A/ja
Publication of JPH08321617A publication Critical patent/JPH08321617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【構成】 単結晶シリコン基板１上に設ける絶縁膜２
と、絶縁膜２上に設けるシリコン窒化膜３と、シリコン
窒化膜３上に設ける下部ゲート電極４と、下部ゲート電
極４上に設ける下部ゲート絶縁膜１０と、下部ゲート絶
縁膜１０上に設ける活性層領域７と、活性層領域７表面
上に設ける上部ゲート絶縁膜１１と、上部ゲート絶縁膜
１１の上部に設ける上部ゲート電極５と、上部ゲート電
極５に整合する領域の活性層領域７に設けるソース領域
８とドレイン領域９とを備える半導体装置およびその製
造方法。 【効果】 下部ゲート電極下にシリコン窒化膜を介在す
るものであるから、シード領域から絶縁膜上に成長する
固相成長膜の成長距離を拡大することができ、しかも信
頼性に優れた下部ゲート絶縁膜を有するダブルゲート型
の電界効果型薄膜トランジスタを実現することができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は絶縁膜上に形成するダブ
ルゲート型の電界効果型薄膜トランジスタの構造とその
製造方法とに関し、充分な単結晶領域の活性層領域を形
成して信頼性に優れた特性を有する半導体装置およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】一般に、絶縁膜上に形成する電界効果型
薄膜トランジスタは、液晶のアクティブマトリックスや
センサ、三次元回路素子などへ利用されている。
【０００３】従来例における絶縁膜上に形成する電界効
果型薄膜トランジスタとして、ダブルゲート型の電界効
果型薄膜トランジスタの構造を、図８の断面図を用いて
説明する。
【０００４】図８に示すように、単結晶シリコン基板１
上に形成するシード領域６を設けるシリコン酸化膜であ
る絶縁膜２上に、多結晶シリコン膜からなる低抵抗の下
部ゲート電極４を設けている。
【０００５】さらに下部ゲート電極４の上部には、下部
ゲート絶縁膜１０として薄いシリコン酸化膜が設け、そ
の下部ゲート絶縁膜１０上部には活性層領域７が設け、
それらの上部は上部ゲート絶縁膜１１として薄いシリコ
ン酸化膜を設ける。
【０００６】さらにその上部ゲート絶縁膜１１の上部に
は、低抵抗の多結晶シリコン膜で構成する上部ゲート電
極５を設ける。ソース領域８とドレイン領域９とマスク
酸化膜１２と層間絶縁膜１３と金属電極１４とは、通常
の半導体素子製造方法で形成するものである。
【０００７】従来、活性層領域７となる単結晶シリコン
膜は、単結晶シリコン基板１表面の露出しているシード
領域６を含むように非晶質シリコン膜の状態で全面に形
成する。その後の窒素雰囲気中での熱処理によって、非
晶質シリコン膜を結晶化して得ている。
【０００８】この場合、非晶質シリコン膜は、温度５７
０℃以下で形成し、その後の窒素雰囲気中での熱処理
は、６００℃以下の温度で１０時間以上行って、シード
領域６上の非晶質シリコン膜を単結晶シリコン膜へ変換
し、さらに絶縁膜２上の非晶質シリコン膜も単結晶シリ
コン膜へ変換し、活性層領域７を形成する。
【０００９】ここでの問題は、絶縁膜２上に非晶質シリ
コン膜が形成されることによってシード領域６から横方
向、つまり単結晶シリコン基板１と平行方向に結晶成長
し難いということが挙げられる。
【００１０】単結晶シリコン基板１表面の情報である結
晶性と配向性を非晶質シリコン膜に伝達し、結晶化を行
う固相成長膜についても図９を用いて、もう少し詳細に
説明する。
【００１１】図９に示すように、面方位（１００）の単
結晶シリコン基板１に、シリコン酸化膜を形成し、その
シリコン酸化膜を〈１００〉方向にパターニングし、シ
ード領域６を形成する。
【００１２】その上部全面に、非晶質シリコン膜を形成
し、窒素雰囲気中で熱処理を行うことによって非晶質シ
リコン膜の結晶化を行う。
【００１３】この場合、シード領域６から結晶化が始ま
り、縦方向から横方向に結晶化が移行すると、｛１１
０｝面の成長からその成長過程で成長速度の遅い｛１１
１｝面が現れ、横方向の成長速度を律則する
【００１４】また、シリコン酸化膜からなる絶縁膜２上
で固相成長が進むと酸素原子と結合しているシリコン結
合は、成長方向に対して歪を受ける。
【００１５】さらに、非晶質であるシリコン酸化膜中で
は、格子の規則性がないので固相成長した活性層領域は
局所的に応力を受け、不規則に配列した転移を含むこと
になる。
【００１６】つまり、固相成長膜である活性層領域７と
絶縁膜２であるシリコン酸化膜との界面が、シリコン酸
化膜上に固相成長する距離や、活性層領域７の膜質の安
定化を阻害する要因となる。
【００１７】そこでこの問題点を解決する手段として、
図１０の断面図に示すように、下部ゲート電極４と下部
ゲート絶縁膜１０を形成後、シード領域６を除く領域に
シリコン窒化膜３を設けることによって、固相成長距離
を拡大する方法がある。
【００１８】これは、絶縁膜２上にシリコン窒化膜３を
形成することによって活性層領域７との界面を化学量論
的にシリコンに近い状態にし、シリコン窒化膜３と非晶
質シリコン膜から固相成長する膜との界面を結晶的に結
合しやすくしているものである。
【００１９】
【発明が解決しようとする課題】ダブルゲート型の電界
効果型トランジスタでは、活性層領域７となる非晶質シ
リコン膜と接している全面にシリコン窒化膜３を介在さ
せると、下部ゲート絶縁膜１０がシリコン酸化膜とシリ
コン窒化膜３をとの２層膜になる。
【００２０】シリコン窒化膜３の誘電率は、シリコン酸
化膜の約３倍であるので実際はシリコン酸化膜厚換算で
シリコン窒化膜の膜厚の約１／３の膜厚が、下部ゲート
絶縁膜に加わることになる。
【００２１】つまり、下部ゲート絶縁膜１０が厚くなっ
たことによって下部ゲート電極４で得られる特性の閾値
電圧が高くなってしまう。このため、上部ゲート電極５
と下部ゲート電極４の両方のゲート電極で駆動する場
合、閾値電圧を低くすることも難しい。
【００２２】また、シリコン窒化膜３はシリコン酸化膜
に比べて界面準位とトラップ準位が多く存在するのでゲ
ート絶縁膜として利用するには、ゲート絶縁耐圧などの
膜の信頼性も低くなる。
【００２３】本発明の目的は、上記課題を解決して、絶
縁膜上に充分な単結晶の活性層領域を形成し、ゲート絶
縁膜の信頼性に優れた半導体装置およびその製造方法を
提供することにある。
【００２４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、下記記載の構成およびその
製造方法を採用する。
【００２５】本発明の半導体装置は、単結晶シリコン基
板上に設ける絶縁膜と、その絶縁膜上に設けるシリコン
窒化膜と、シリコン窒化膜上に設ける多結晶シリコン膜
からなる下部ゲート電極と、下部ゲート電極上に設ける
下部ゲート絶縁膜と、下部ゲート絶縁膜を含む上部に設
ける活性層領域と、活性層領域表面に設ける上部ゲート
絶縁膜と、上部ゲート絶縁膜上に設ける上部ゲート電極
と、上部ゲート電極に整合する領域の活性層領域に設け
るソース領域とドレイン領域とを備えることを特徴とす
る。
【００２６】本発明の半導体装置の製造方法は、単結晶
シリコン基板上に絶縁膜を形成し、絶縁膜上にシリコン
窒化膜を形成する工程と、シード領域のシリコン窒化膜
とシード領域の絶縁膜を除去する工程と、多結晶シリコ
ン膜からなる下部ゲート電極を形成する工程と、下部ゲ
ート電極上を含む全面に下部ゲート絶縁膜を形成する工
程と、単結晶シリコン基板表面が露出したシード領域を
清浄化し、全面に非晶質シリコン膜を形成する工程と、
窒素雰囲気中で熱処理し非晶質シリコン膜を単結晶シリ
コン膜に変換する工程と、単結晶シリコン膜をシード領
域を除く領域を島状に分離し、上部ゲート絶縁膜を形成
する工程と、上部ゲート電極を形成する工程と、ソース
領域とドレイン領域を形成する工程とを有するものであ
る。
【００２７】本発明の半導体装置は、単結晶シリコン基
板上に設ける絶縁膜と、絶縁膜上に設けるシリコン窒化
膜と、単結晶シリコン基板表面が露出したシード領域
と、シリコン窒化膜上に設ける多結晶シリコン膜からな
る下部ゲート電極と、下部ゲート電極上に設ける下部ゲ
ート絶縁膜と、下部ゲート絶縁膜を含む上部に設ける活
性層領域と、活性層領域表面に設ける上部ゲート絶縁膜
と、上部ゲート絶縁膜上に設ける上部ゲート電極と、上
部ゲート電極に整合する領域の活性層領域に設けるソー
ス領域とドレイン領域とを備えることを特徴とする半導
体装置である。
【００２８】本発明の半導体装置の製造方法は、単結晶
シリコン基板上に絶縁膜を形成し、絶縁膜上にシリコン
窒化膜を形成する工程と、シード領域のシリコン窒化膜
とシード領域の絶縁膜を除去する工程と、多結晶シリコ
ン膜からなる下部ゲート電極を形成する工程と、下部ゲ
ート電極上を含む全面に下部ゲート絶縁膜を形成する工
程と、単結晶シリコン基板表面が露出したシード領域を
清浄化し、全面に非晶質シリコン膜を形成する工程と、
窒素雰囲気中で熱処理し非晶質シリコン膜を単結晶シリ
コン膜に変換する工程と、単結晶シリコン膜をシード領
域を含むように島状に分離し、上部ゲート絶縁膜を形成
する工程と、上部ゲート電極を形成する工程と、ソース
領域とドレイン領域を形成する工程とを有するものであ
る。
【００２９】
【作用】本発明の半導体装置およびその製造方法によれ
ば、絶縁膜上にシリコン窒化膜を設け、その上部に下部
ゲート電極と下部ゲート絶縁膜を設け、活性層領域を形
成する。このため、絶縁膜上に充分な単結晶シリコン膜
の活性層領域を形成することができ、しかも下部ゲート
電極上に形成する下部ゲート絶縁膜は、高い絶縁性と信
頼性をもつシリコン酸化膜だけで構成している。
【００３０】その結果、下部ゲート電極による閾値電圧
を低くすることができ、信頼性に優れた下部ゲート絶縁
膜を有するダブルゲート型の電界効果型薄膜トランジス
タを形成できる。
【００３１】
【実施例】以下、図面を用いて本発明の実施例における
半導体装置およびその製造方法について、図１から図７
を用いて具体的に説明する。まずはじめに、図５を用い
て本発明の実施例における半導体装置の構造を説明す
る。
【００３２】図５に示すように、単結晶シリコン基板１
上に設けるシリコン酸化膜からなる絶縁膜２と、そのシ
リコン酸化膜からなる厚い絶縁膜２上にシリコン窒化膜
３とを設ける。
【００３３】さらに、シリコン窒化膜３上に設ける多結
晶シリコン膜からなる下部ゲート電極４と下部ゲート絶
縁膜１０とを設け、シード領域６を除く領域に活性層領
域７を設ける。
【００３４】さらに、活性層領域７表面に設ける上部ゲ
ート絶縁膜１１と、上部ゲート絶縁膜１１の上部に設け
る上部ゲート電極５とを設ける。
【００３５】さらに、上部ゲート電極５に整合する領域
の活性層領域７に設けるソース領域８とドレイン領域９
とを有し、さらにシリコン酸化膜からなるマスク酸化膜
１２と、層間絶縁膜１３と、コンタクトホールを介して
アルミニウム電極である金属電極１４とを備える。
【００３６】図１０に示す従来例では、絶縁膜２である
シリコン酸化膜上に下部ゲート電極４と下部ゲート絶縁
膜１０を設け、その上部にシリコン窒化膜３を設けて、
活性層領域７を形成している。
【００３７】これに対して本発明では、厚い絶縁膜２上
のシリコン窒化膜３上に下部ゲート電極４と下部ゲート
絶縁膜１０を設けて、その上部に活性層領域７を形成す
る構造になっている。
【００３８】厚い絶縁膜２と活性層領域７となる非晶質
シリコン膜との間にシリコン窒化膜３を介在させると、
化学量論的にシリコン酸化膜に比べシリコン過剰である
ために、活性層領域７であるシリコン膜との界面は、シ
リコン窒化膜３から組成が連続的に変化し安定な界面を
形成し、さらに、単結晶シリコン基板１との応力も緩和
する。
【００３９】しかし、下部ゲート絶縁膜１０上にシリコ
ン窒化膜３を形成すると、下部ゲート絶縁膜１０がシリ
コン酸化膜とシリコン窒化膜との２層膜となり下部ゲー
ト電極４から見た閾値電圧が高くなってしまう。
【００４０】また、シリコン酸化膜に比らべて界面準位
とトラップ準位が多く存在するシリコン窒化膜７が下部
ゲート絶縁膜１０になるので、ゲート絶縁膜の信頼性が
低下してしまう。
【００４１】一方、本発明の半導体装置のように、下部
ゲート電極４下にシリコン窒化膜３を介在させることに
よって、下部ゲート電極４以外の領域では活性層領域７
と安定な界面を形成する。このため、シード領域６から
横方向である絶縁膜上の固相成長距離をシリコン窒化膜
３を介在しない場合に比べて拡大することができる。
【００４２】下部ゲート電極４は、シリコン酸化膜であ
る下部ゲート絶縁膜１０におおわれているのでシリコン
窒化膜３が下部ゲート絶縁膜１０である場合に比らべ
て、ゲート絶縁膜の信頼性が向上する。
【００４３】つぎに、この図５に示す半導体装置の構造
を形成するための製造方法について図１から図５の断面
図を用いて説明する。
【００４４】まずはいじめに図１に示すように、〈１１
０〉ファセットに対して４５°傾けた〈１００〉方向の
ファセットを有する単結晶シリコン基板１を用意し、温
度が１１００℃、酸素と窒素の混合気体雰囲気中で、絶
縁膜２として膜厚３００ｎｍのシリコン酸化膜を形成す
る。
【００４５】つぎに、絶縁膜２として形成するシリコン
酸化膜の上部に、温度７００℃、ジクロルシラン（Ｓｉ
2 Ｈ2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）との混合気体雰
囲気中で、膜厚１５ｎｍのシリコン窒化膜３を化学的気
相成長法を用いて形成する。
【００４６】つづいて、減圧下の条件で化学的気相成長
法を用いて、温度６１０℃で、圧力０．３Ｔｏｒｒでシ
ラン系気体を用いて、下部ゲート電極４となる多結晶シ
リコン膜１５を膜厚３００ｎｍの厚さで形成する。
【００４７】つぎに、下部ゲート電極４となる多結晶シ
リコン膜に、75Ａｓ+ イオンを打ち込みエネルギー４０
ＫｅＶで、イオン打ち込み量１×１０15ａｔｏｍｓ／ｃ
ｍ２でイオン注入を行う。
【００４８】つぎに、図２に示すように写真製版技術を
用いて下部ゲート電極４となる領域をホトレジストで覆
い、その他の領域を塩素系のガスを用いて、プラズマに
よりエッチング加工する。
【００４９】つぎに、９００℃の酸素雰囲気中で約１０
ｎｍの下部ゲート絶縁膜１０を形成する。
【００５０】つぎに、図３に示すように写真製版技術を
用いてシード領域６以外をホトレジストで覆われるよう
にパターニングし、ハロゲンガスであるＣＦ４ とＣＢ
ｒＦ3とヘリュウム（Ｈｅ）と酸素（Ｏ2 ）との混合気
体雰囲気中で電力５０Ｗ、圧力１００ｍＴｏｒｒでシー
ド領域６のシリコン窒化膜３を除去する。
【００５１】その後、シード領域６の厚い絶縁膜２であ
るシリコン酸化膜をフッ酸系水溶液で除去し、シード領
域６に単結晶シリコン基板１表面を露出させる。
【００５２】つづいて、減圧の化学的気相成長装置に
て、圧力１×１０-5Ｔｏｒｒ程度、真空引きした後に、
塩素（Ｃｌ2 ）と水素（Ｈ2 ）の混合気体を管内に導入
し、圧力０．３ｍＴｏｒｒ、温度５７０℃の条件下で今
まで処理した単結晶シリコン基板１を管内で１０分間保
持する。
【００５３】これにより、シード領域６を含む単結晶シ
リコン基板１の表面がエッチングされ清浄な単結晶シリ
コン基板１の表面が露出する。
【００５４】シード領域６表面である単結晶シリコン基
板１の表面処理は、その他９５０℃以上の温度で水素
（Ｈ2 ）処理を３０分以上行ってもよい。
【００５５】つづいて図４に示すように、連続で同一の
化学的気相成長装置を用いて、温度５７０℃、圧力０．
３Ｔｏｒｒでモノシランガス（ＳｉＨ4 ）を用いて活性
層領域７となる非晶質シリコン膜を膜厚３００ｎｍの厚
さで形成する。
【００５６】その後、毎分２０００ｃｃの流量の窒素雰
囲気中で、温度５７０℃の条件下で１０時間の熱処理を
行い、引き続き連続して１０００℃の熱処理を２時間行
う。
【００５７】この熱処理を行うことにより、シリコンの
原子と原子との間の結合距離や結合角が揺らいだ状態で
ある非晶質シリコン膜が、結晶としての原子間配置を有
する単結晶シリコン基板１を種結晶として、両者の界面
において粒子の移動や再配置により結晶連続膜へと成長
し、シード領域６上部とその横方向を含む周辺の非晶質
シリコン膜が単結晶シリコン膜に変換する。
【００５８】本発明の半導体装置では、従来例に示した
下部ゲート絶縁膜１０上に、シリコン窒化膜３を形成す
るものと比らべて、シード領域６の端部から単結晶シリ
コン基板１に水平な方向に成長する距離にほとんど差は
認められず、その成長する距離は約５μｍであった。
【００５９】つぎに、図５に示すように写真製版技術を
用いて単結晶シリコン膜に変換したシード領域６を除く
活性層領域７を塩素系プラズマを用いて島状に加工す
る。
【００６０】ここで、単結晶シリコン膜に変換した活性
層領域７が充分な固相成長距離を得られていないような
状態では、シード領域７を含んで島状に加工してもよ
い。
【００６１】つぎに、酸素雰囲気中で上部ゲート絶縁膜
１１となるシリコン酸化膜を、膜厚約１０ｎｍで全面に
形成する。
【００６２】つぎに、上部ゲート電極５の材料である多
結晶シリコン膜を温度６１０℃、モノシラン雰囲気中で
膜厚３５０ｎｍの厚さで形成する。
【００６３】つぎに、写真製版技術を用いて上部ゲート
電極５となる領域をホトレジストで覆い、多結晶シリコ
ン膜を塩素系のプラズマを用いて加工し、上部ゲート電
極５を形成する。
【００６４】つぎに、シリコン酸化膜であるマスク酸化
膜１２を酸素雰囲気中で１０ｎｍ形成し、75Ａｓ+ イオ
ンを打ち込みエネルギー４０ＫｅＶ、打ち込み量１×１
０15ａｔｏｍｓ／ｃｍ2 でイオン注入を行い、ソース領
域８とドレイン領域９とを形成する。
【００６５】ここで、マスク酸化膜１２は、ソース領域
８とドレイン領域９にイオン注入する際のバッファ層
で、しかも層間絶縁膜１３中に含まれる不純物が上部ゲ
ート電極５下に拡散して閾値電圧を変動させないための
ストッパとなる。
【００６６】その後は、層間絶縁膜１３を形成し、コン
タクトホール形成後、アルミニウム電極である金属電極
１４を形成する。
【００６７】その後、水素雰囲気中で温度３８０℃、時
間２５分の熱処理に続いて、同じ温度で窒素雰囲気中で
温度１５分の熱処理を行い、図５に示すような構造のダ
ブルゲート型の電界効果型薄膜トランジスタを得る。
【００６８】上記の構造と製造方法で得られた導電型が
Ｎ型のダブルゲート型の電界効果型薄膜トランジスタに
おける下部ゲート特性の１例を図６と図７のグラフに示
す。
【００６９】図６のグラフは、下部ゲート電圧に対する
ドレイン電流の特性を従来例と本発明の半導体装置で比
較したもので、作製条件と作製プロセスは、同一であ
る。この測定時のドレイン電圧は、２Ｖである。
【００７０】図６から明らかなように、従来例では、本
発明に比らべて閾値電圧が高くカットオフ時のリーク電
流も高くなっている。
【００７１】従来例で閾値電圧が高いのは、下部ゲート
絶縁膜にシリコン酸化膜とシリコン窒化膜との２層膜が
用いられているためで、下部ゲート絶縁膜が２層膜であ
る以上閾値電圧を下げるのは難しい。
【００７２】図７のグラフは、下部ゲート絶縁膜１０の
耐圧を従来例と本発明造とで比較したものである。
【００７３】図７のグラフから明らかなように、従来例
では、本発明に比らべて下部ゲート絶縁膜の初期不良が
認められ、絶縁破壊が始まる電圧も低い値を示してい
る。
【００７４】これは、シリコン窒化膜がシリコン酸化膜
に比べて界面準位とキャリアのトラップ準位が多く存在
するためで、多くの欠陥が存在していることを示してい
る。
【００７５】つまり、本発明の半導体装置を用いること
により、充分な単結晶の活性層領域を得るとともに、信
頼性に優れた下部ゲート絶縁膜を有するダブルゲート型
の電界効果型トランジスタが実現できる。
【００７６】以上説明した実施例では、Ｎ型のダブルゲ
ート型の電界効果型薄膜トランジスタについて説明した
が、Ｐ型のダブルゲート型の電界効果型薄膜トランジス
タについても同様に特性の向上を図ることができる。
【００７７】
【発明の効果】以上説明したように、下部ゲート電極下
にシリコン窒化膜を設けることによってシード領域から
絶縁膜上に延びる固相成長膜の成長距離を充分に拡大
し、信頼性に優れた下部ゲート絶縁膜を有するダブルゲ
ート型の電界効果型薄膜トランジスタを実現できる。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の構造およ
びその製造方法を示す断面図である。
【図２】本発明の実施例における半導体装置の構造およ
びその製造方法を示す断面図である。
【図３】本発明の実施例における半導体装置の構造およ
びその製造方法を示す断面図である。
【図４】本発明の実施例における半導体装置の構造およ
びその製造方法を示す断面図である。
【図５】本発明の実施例における半導体装置の構造およ
びその製造方法を示す断面図である。
【図６】本発明の実施例におけるＮ型の電界効果型薄膜
トランジスタと、従来例におけるＮ型の電界効果型薄膜
トランジスタとの特性を示すグラフである。
【図７】本発明の実施例におけるＮ型の電界効果型薄膜
トランジスタと、従来例におけるＮ型の電界効果型薄膜
トランジスタとの特性を示すグラフである。
【図８】従来例における半導体装置の構造とその製造方
法とを示す断面図である。
【図９】固相成長法を示す平面図である。
【図１０】従来例における半導体装置の構造とその製造
方法とを示す断面図である。
【符号の説明】
１ 単結晶シリコン基板 ２ 絶縁膜 ３ シリコン窒化膜 ４ 下部ゲート電極 ５ 上部ゲート電極 ６ シード領域 ７ 活性層領域 ８ ソース領域 ９ ドレイン領域

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 単結晶シリコン基板上に設ける絶縁膜
    と、その絶縁膜上に設けるシリコン窒化膜と、シリコン
    窒化膜上に設ける多結晶シリコン膜からなる下部ゲート
    電極と、下部ゲート電極上に設ける下部ゲート絶縁膜
    と、下部ゲート絶縁膜を含む上部に設ける活性層領域
    と、活性層領域表面に設ける上部ゲート絶縁膜と、上部
    ゲート絶縁膜上に設ける上部ゲート電極と、上部ゲート
    電極に整合する領域の活性層領域に設けるソース領域と
    ドレイン領域とを備えることを特徴とする半導体装置。
  2. 【請求項２】 単結晶シリコン基板上に設けるシリコン
    酸化膜からなる絶縁膜と、その絶縁膜上に設けるシリコ
    ン窒化膜と、シリコン窒化膜上に設ける多結晶シリコン
    膜からなる下部ゲート電極と、下部ゲート電極上に設け
    る下部ゲート絶縁膜と、下部ゲート絶縁膜を含む上部に
    設ける活性層領域と、活性層領域表面に設ける上部ゲー
    ト絶縁膜と、上部ゲート絶縁膜の上部に設ける上部ゲー
    ト電極と、上部ゲート電極に整合する領域の活性層領域
    に設けるソース領域とドレイン領域とを備えることを特
    徴とする半導体装置。
  3. 【請求項３】 単結晶シリコン基板上に設けるシリコン
    酸化膜からなる絶縁膜と、その絶縁膜上に設けるシリコ
    ン窒化膜と、シリコン窒化膜上に設ける多結晶シリコン
    膜からなる下部ゲート電極と、下部ゲート電極上に設け
    る下部ゲート絶縁膜と、下部ゲート絶縁膜を含む上部に
    設ける単結晶シリコン膜あるいは多結晶シリコン膜で構
    成する活性層領域と、活性層領域表面に設ける上部ゲー
    ト絶縁膜と、上部ゲート絶縁膜の上部に設ける上部ゲー
    ト電極と、上部ゲート電極に整合する領域の活性層領域
    に設けるソース領域とドレイン領域とを備えることを特
    徴とする半導体装置。
  4. 【請求項４】 単結晶シリコン基板上に絶縁膜を形成
    し、絶縁膜上にシリコン窒化膜を形成する工程と、シー
    ド領域のシリコン窒化膜とシード領域の絶縁膜とを除去
    する工程と、多結晶シリコン膜からなる下部ゲート電極
    を形成する工程と、下部ゲート電極上を含む全面に下部
    ゲート絶縁膜を形成する工程と、単結晶シリコン基板表
    面が露出したシード領域を清浄化し、全面に非晶質シリ
    コン膜を形成する工程と、窒素雰囲気中で熱処理し非晶
    質シリコン膜を単結晶シリコン膜に変換する工程と、単
    結晶シリコン膜をシード領域を除く領域を島状に分離
    し、上部ゲート絶縁膜を形成する工程と、上部ゲート電
    極を形成する工程と、ソース領域とドレイン領域を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】 単結晶シリコン基板上に設ける絶縁膜
    と、その絶縁膜上に設けるシリコン窒化膜と、単結晶シ
    リコン基板表面が露出したシード領域と、シリコン窒化
    膜上に設ける多結晶シリコン膜からなる下部ゲート電極
    と、下部ゲート電極上に設ける下部ゲート絶縁膜と、下
    部ゲート絶縁膜を含む上部に設ける活性層領域と、活性
    層領域表面に設ける上部ゲート絶縁膜と、上部ゲート絶
    縁膜上に設ける上部ゲート電極と、上部ゲート電極に整
    合する領域の活性層領域に設けるソース領域とドレイン
    領域とを備えることを特徴とする半導体装置。
  6. 【請求項６】 単結晶シリコン基板上に設けるシリコン
    酸化膜からなる絶縁膜と、その絶縁膜上に設けるシリコ
    ン窒化膜と、単結晶シリコン基板が露出したシード領域
    と、シリコン窒化膜上に設ける多結晶シリコン膜からな
    る下部ゲート電極と、下部ゲート電極上に設ける下部ゲ
    ート絶縁膜と、下部ゲート絶縁膜を含む上部に設ける活
    性層領域と、活性層領域表面に設ける上部ゲート絶縁膜
    と、上部ゲート絶縁膜の上部に設ける上部ゲート電極
    と、上部ゲート電極に整合する領域の活性層領域に設け
    るソース領域とドレイン領域とを備えることを特徴とす
    る半導体装置。
  7. 【請求項７】 単結晶シリコン基板上に設けるシリコン
    酸化膜からなる絶縁膜と、その絶縁膜上に設けるシリコ
    ン窒化膜と、単結晶シリコン基板が露出したシード領域
    と、シリコン窒化膜上に設ける多結晶シリコン膜からな
    る下部ゲート電極と、下部ゲート電極上に設ける下部ゲ
    ート絶縁膜と、下部ゲート絶縁膜を含む上部に設ける単
    結晶シリコン膜あるいは多結晶シリコン膜で構成する活
    性層領域と、活性層領域表面に設ける上部ゲート絶縁膜
    と、上部ゲート絶縁膜の上部に設ける上部ゲート電極
    と、上部ゲート電極に整合する領域の活性層領域に設け
    るソース領域とドレイン領域とを備えることを特徴とす
    る半導体装置。
  8. 【請求項８】 単結晶シリコン基板上に絶縁膜を形成
    し、絶縁膜上にシリコン窒化膜を形成する工程と、シー
    ド領域のシリコン窒化膜とシード領域の絶縁膜とを除去
    する工程と、多結晶シリコン膜からなる下部ゲート電極
    を形成する工程と、下部ゲート電極上を含む全面に下部
    ゲート絶縁膜を形成する工程と、単結晶シリコン基板表
    面が露出したシード領域を清浄化し、全面に非晶質シリ
    コン膜を形成する工程と、窒素雰囲気中で熱処理し非晶
    質シリコン膜を単結晶シリコン膜に変換する工程と、単
    結晶シリコン膜をシード領域を含むように島状に分離
    し、上部ゲート絶縁膜を形成する工程と、上部ゲート電
    極を形成する工程と、ソース領域とドレイン領域を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  9. 【請求項９】 単結晶シリコン基板上に設ける絶縁膜
    と、その絶縁膜上に設けるシリコン窒化膜と、単結晶シ
    リコン基板表面が露出したシード領域と、シリコン窒化
    膜上に設ける多結晶シリコン膜からなる下部ゲート電極
    と、下部ゲート電極上に設ける下部ゲート絶縁膜と、下
    部ゲート絶縁膜を含む上部に設ける活性層領域と、活性
    層領域表面に設ける上部ゲート絶縁膜と、上部ゲート絶
    縁膜上に設ける上部ゲート電極と、上部ゲート電極に整
    合する領域のシード領域側の活性層領域に設けるソース
    領域と、上部ゲート電極に整合する領域の上部ゲート電
    極を挟んでシード領域と反対側の活性層領域に設けるド
    レイン領域とを備えることを特徴とする半導体装置。
  10. 【請求項１０】 単結晶シリコン基板上に設けるシリコ
    ン酸化膜からなる絶縁膜と、その絶縁膜上に設けるシリ
    コン窒化膜と、単結晶シリコン基板が露出したシード領
    域と、シリコン窒化膜上に設ける多結晶シリコン膜から
    なる下部ゲート電極と、下部ゲート電極上に設ける下部
    ゲート絶縁膜と、下部ゲート絶縁膜を含む上部に設ける
    活性層領域と、活性層領域表面に設ける上部ゲート絶縁
    膜と、上部ゲート絶縁膜の上部に設ける上部ゲート電極
    と、上部ゲート電極に整合する領域のシード領域側の活
    性層領域に設けるソース領域と、上部ゲート電極に整合
    する領域の上部ゲート電極を挟んでシード領域と反対側
    の活性層領域に設けるドレイン領域とを備えることを特
    徴とする半導体装置。
  11. 【請求項１１】 単結晶シリコン基板上に設けるシリコ
    ン酸化膜からなる絶縁膜と、その絶縁膜上に設けるシリ
    コン窒化膜と、単結晶シリコン基板が露出したシード領
    域と、シリコン窒化膜上に設ける多結晶シリコン膜から
    なる下部ゲート電極と、下部ゲート電極上に設ける下部
    ゲート絶縁膜と、下部ゲート絶縁膜を含む上部に設ける
    シリコン膜で構成する活性層領域と、活性層領域表面に
    設ける上部ゲート絶縁膜と、上部ゲート絶縁膜の上部に
    設ける上部ゲート電極と、上部ゲート電極に整合する領
    域のシード領域側の活性層領域に設けるソース領域と、
    上部ゲート電極に整合する領域の上部ゲート電極を挟ん
    でシード領域と反対側の活性層領域に設けるドレイン領
    域とを備えることを特徴とする半導体装置。
JP7126072A 1995-05-25 1995-05-25 半導体装置およびその製造方法 Pending JPH08321617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7126072A JPH08321617A (ja) 1995-05-25 1995-05-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7126072A JPH08321617A (ja) 1995-05-25 1995-05-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH08321617A true JPH08321617A (ja) 1996-12-03

Family

ID=14925927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7126072A Pending JPH08321617A (ja) 1995-05-25 1995-05-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH08321617A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299364C (zh) * 2003-06-23 2007-02-07 北京大学 一种互补金属氧化物半导体集成电路及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299364C (zh) * 2003-06-23 2007-02-07 北京大学 一种互补金属氧化物半导体集成电路及其制备方法

Similar Documents

Publication Publication Date Title
US6787793B2 (en) Strained Si device with first SiGe layer with higher Ge concentration being relaxed to have substantially same lattice constant as second SiGe layer with lower Ge concentration
JPS6393144A (ja) エピタキシャル累層のトランジスタ構造及びその製造方法
EP1018758A1 (en) Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JP2654055B2 (ja) 半導体基材の製造方法
JP2003249641A (ja) 半導体基板、その製造方法及び半導体装置
JPH05243579A (ja) 半導体装置
JPH04286336A (ja) 半導体装置の製造方法
JPH08321617A (ja) 半導体装置およびその製造方法
JPH08293607A (ja) 半導体集積回路装置およびその製造方法
JPH08264791A (ja) 半導体装置およびその製造方法
JPH07162002A (ja) 半導体膜の製造方法及び薄膜トランジスタの製造方法
JPH08250421A (ja) 半導体基板の製造方法および半導体基板
KR100469503B1 (ko) 비정질막을결정화하는방법
JPH04206932A (ja) 半導体装置及びその製造方法
JP2864658B2 (ja) 薄膜トランジスタの製造方法
JPS60193324A (ja) 半導体基板の製造方法
JPH098309A (ja) 半導体集積回路装置およびその製造方法
JPH07226516A (ja) 半導体装置およびその製造方法
JPH0513327A (ja) 単結晶シリコン膜の形成方法
JPS62124736A (ja) シリコン薄膜およびその作成方法
JP2530175B2 (ja) 半導体記憶装置の製造方法
JPH0864826A (ja) 半導体装置およびその製造方法
JPH088437A (ja) 半導体集積回路装置およびその製造方法
JPS5931865B2 (ja) 半導体装置
JPS59134819A (ja) 半導体基板の製造方法