JPH0864826A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0864826A
JPH0864826A JP19711494A JP19711494A JPH0864826A JP H0864826 A JPH0864826 A JP H0864826A JP 19711494 A JP19711494 A JP 19711494A JP 19711494 A JP19711494 A JP 19711494A JP H0864826 A JPH0864826 A JP H0864826A
Authority
JP
Japan
Prior art keywords
film
region
silicon
active layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19711494A
Other languages
English (en)
Inventor
Katsuyoshi Aihara
克好 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP19711494A priority Critical patent/JPH0864826A/ja
Publication of JPH0864826A publication Critical patent/JPH0864826A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【構成】 単結晶シリコン基板1上に設ける絶縁膜2
と、その絶縁膜2上に設けるシリコン窒化膜7と、シリ
コン窒化膜7上に設ける活性層領域3と、活性層領域3
表面上に設けるゲート絶縁膜11と、素子分離領域に設
けるフィールド酸化膜16と、ゲート絶縁膜11の上部
に設けるゲート電極4と、ゲート電極4に整合する領域
の活性層領域3に設けるソース領域5とドレイン領域6
とを備える半導体装置およびその製造方法。 【効果】 シリコン窒化膜と活性層領域とが安定な界面
を形成でき、欠陥の少ない緻密な膜を形成することがで
き、また、活性層領域の段差分を緩和し、素子と素子と
のあいだを接続する配線の断線を防止でき、安定した接
続性を保持することができる。その結果、サブスレッシ
ョルド特性の向上、移動度の増加、リーク電流の低減に
優れたデバイス特性の電界効果型薄膜トランジスタを実
現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁膜上に形成する電
界効果型薄膜トランジスタの構造とその製造方法とに関
し、とくに活性層領域と絶縁膜との界面を安定化させる
ことが可能な半導体装置およびその製造方法に関するも
のである。
【0002】
【従来の技術】一般に、絶縁膜上に形成する電界効果型
薄膜トランジスタは、液晶のアクティブマトリックスの
スイッチング素子や、センサや、三次元回路素子などへ
利用されている。
【0003】ここで従来例として、活性層領域が多結晶
シリコン膜である電界効果型薄膜トランジスタの構造
を、図14の断面図を用いて説明する。
【0004】図14に示すように、単結晶シリコン基板
1上に形成する絶縁膜2の上に多結晶シリコン膜からな
る活性層領域3を設けている。
【0005】さらに活性層領域3の表面には、ゲート絶
縁膜11として薄い膜厚のシリコン酸化膜を設ける。さ
らにこのゲート絶縁膜11の上には、低抵抗の多結晶シ
リコン膜で形成するゲート電極4を設けている。
【0006】さらにまた、シリコン酸化膜からなるマス
ク酸化膜12をゲート電極4の表面に設ける。さらに、
イオン注入技術を用いてゲート電極4に整合する領域の
活性層領域3に、自己整合的に、ソース領域5とドレイ
ン領域6とを設ける。
【0007】さらに、通常の半導体素子の製造方法を用
いて、層間絶縁膜13を化学的気相成長法によって形成
する。そしてこの層間絶縁膜13にコンタクトホールを
形成後、アルミニウム電極からなる配線14を設ける。
【0008】図14に示すように、従来技術においては
活性層領域3となる多結晶シリコン膜は、シリコン酸化
膜である絶縁膜2上に非晶質シリコン膜の状態で形成す
る。そして、その後の窒素雰囲気中での熱処理によっ
て、非晶質シリコン膜を結晶化して、多結晶シリコン膜
としている。
【0009】この場合、非晶質シリコン膜は、温度57
0℃以下で形成し、その後の窒素雰囲気中での熱処理
は、600℃以下の温度で10時間以上行って、非晶質
シリコン膜から多結晶シリコン膜へ変換して、活性層領
域3を得ている。
【0010】
【発明が解決しようとする課題】非晶質シリコン膜の形
成には、一般的に化学的気相成長法が用いられる。ここ
で、表面反応が起こる化学的気相成長法では、下地にな
る被膜の種類によって、界面の状態が変化する。しか
も、界面での初期反応は、後工程の窒素雰囲気中の熱処
理での非晶質シリコン膜の結晶化に大きく影響を与え
る。
【0011】図14に示すように、絶縁膜2として化学
的に安定なシリコン酸化膜を設け、そしてこのシリコン
酸化膜上に非晶質シリコン膜を形成する場合、シリコン
酸化膜の表面の酸素との結合を切ってシリコン同士の結
合を作るのは、化学的気相成長時、もしくは窒素雰囲気
中での熱処理時の熱エネルギーでは容易に起こり得な
い。
【0012】その結果、シリコン酸化膜と非晶質シリコ
ン膜との間では、安定な界面は得られない。さらにま
た、結晶化した非晶質シリコン膜も粒径が小さく、結晶
粒界を多数含んだ膜になる。
【0013】その非晶質シリコン膜を活性層領域とする
デバイスの特性は、結局、電界効果型薄膜トランジスタ
のサブスレッショルド特性の増加や、移動度の低下や、
リーク電流の増加などのデバイス特性の劣化の原因にな
るという問題点がある。
【0014】この問題点は、活性層領域3が単結晶シリ
コン膜の場合でも同じように発生する。以下に、単結晶
シリコン基板1表面の情報である結晶性、および配向性
を非晶質シリコン膜に伝達して、結晶化を行う固相成長
法について、図15の平面図を用いて説明する。
【0015】図15に示すように、面方位(100)を
有する単結晶シリコン基板1に、シリコン酸化膜(図示
せず)を形成し、そのシリコン酸化膜を〈100〉方向
にパターニングし、単結晶シリコン基板1が露出する領
域であるシード領域14を形成する。
【0016】そのシード領域14を形成した単結晶シリ
コン基板1の上部全面に、非晶質シリコン膜を形成し、
その後、窒素雰囲気中で熱処理を行うことによって、非
晶質シリコン膜の結晶化を行い、単結晶シリコン膜を形
成する。
【0017】この場合、シード領域14から結晶化が始
まり、縦方向から横方向に結晶化が移行すると、{11
0}面の成長からその成長過程で成長速度の遅い{11
1}面が現れ、横方向の成長速度を律則する
【0018】またさらに、シリコン酸化膜上で固相成長
が進むと、酸素原子と結合しているシリコン結合は、成
長方向に対して歪を受ける。
【0019】さらに、非晶質であるシリコン酸化膜中で
は、格子の規則性がないので、固相成長した活性層領域
となる単結晶シリコン膜は局所的に応力を受け、不規則
に配列した転移を含むことになる。
【0020】つまり、固相成長層である活性層領域であ
る単結晶シリコン膜とシリコン酸化膜との界面が、シリ
コン酸化膜上に固相成長する距離や、単結晶シリコン膜
の膜質の安定化を阻害する要因となる。
【0021】また、素子間の分離を島状にすると活性層
領域とゲート電極の厚さ分の段差をもつことになり、素
子と素子とのあいだを接続する配線が断線してしまう。
【0022】本発明の目的は、上記課題を解決して、電
界効果型薄膜トランジスタのデバイス特性に優れた半導
体装置およびその製造方法を提供することにある。
【0023】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は下記記載の構成および製造方
法を採用する。
【0024】本発明の第1の半導体装置は、単結晶シリ
コン基板上に設ける絶縁膜と、その絶縁膜上に設けるシ
リコン窒化膜と、シリコン窒化膜上に設ける多結晶シリ
コン膜からなる活性層領域と、素子分離領域に設けるフ
ィールド酸化膜と、活性層領域表面に設けるゲート絶縁
膜と、ゲート絶縁膜の上部に設けるゲート電極と、ゲー
ト電極に整合する領域の活性層領域に設けるソース領域
とドレイン領域とを備えることを特徴とする。
【0025】本発明の第1の半導体装置の製造方法は、
単結晶シリコン基板上に絶縁膜を形成し、絶縁膜上にシ
リコン窒化膜を形成する工程と、全面に非晶質シリコン
膜を形成する工程と、窒素雰囲気中で熱処理し非晶質シ
リコン膜を多結晶シリコン膜に変換する工程と、多結晶
シリコン膜上に熱酸化膜を形成する工程と、熱酸化膜上
にシリコン窒化膜を形成する工程と、素子分離領域のシ
リコン窒化膜と、熱酸化膜を除去する工程と、全面を熱
酸化して素子分離領域にフィールド酸化膜を形成する工
程と、活性層領域上のシリコン窒化膜と熱酸化膜を除去
する工程と、ゲート絶縁膜を形成する工程と、ゲート電
極とソース領域およびドレイン領域を形成する工程とを
含むことを特徴とする。
【0026】本発明の第2の半導体装置は、単結晶シリ
コン基板上に設ける絶縁膜と、その絶縁膜上に設けるシ
リコン窒化膜と、シリコン窒化膜上に設ける単結晶シリ
コン膜からなる活性層領域と、素子分離領域に設けるフ
ィールド酸化膜と、活性層領域表面に設けるゲート絶縁
膜と、ゲート絶縁膜の上部に設けるゲート電極と、ゲー
ト電極に整合する領域の活性層領域に設けるソース領域
とドレイン領域とを備えることを特徴とする。
【0027】本発明の第2の半導体装置の製造方法は、
単結晶シリコン基板上に絶縁膜を形成し、絶縁膜上にシ
リコン窒化膜を形成する工程と、シード領域のシリコン
窒化膜とシード領域の絶縁膜を除去する工程と、単結晶
シリコン基板表面が露出したシード領域を清浄化し、全
面に非晶質シリコン膜を形成する工程と、窒素雰囲気中
で熱処理し非晶質シリコン膜を単結晶シリコン膜に変換
する工程と、単結晶シリコン膜上に熱酸化膜を形成する
工程と、熱酸化膜上にシリコン窒化膜を形成する工程
と、素子分離領域のシリコン窒化膜と、熱酸化膜を除去
する工程と、全面を熱酸化して素子分離領域にフィール
ド酸化膜を形成する工程と、活性層領域上シリコン窒化
膜と熱酸化膜を除去する工程と、ゲート絶縁膜を形成す
る工程と、ゲート電極とソース領域およびドレイン領域
を形成する工程とを含むことを特徴とする。
【0028】
【作用】本発明の半導体装置の構造とその製造方法とに
よれば、絶縁膜上にシリコン窒化膜を設け、そのシリコ
ン窒化膜の上部に多結晶シリコン膜あるいは単結晶シリ
コン膜からなる活性層領域を形成する。
【0029】すなわち、化学量論的にシリコン酸化膜に
比べて、シリコンを過剰に含有するシリコン窒化膜上に
活性層領域を形成する。
【0030】このため、シリコン窒化膜と活性層領域と
の界面が安定化して、連続膜となって、活性層領域の欠
陥が減少し、さらに活性層領域の膜質を向上させること
ができる。
【0031】さらにまた、素子分離領域にフィールド酸
化膜を形成することによって段差を緩和し、配線の断線
を防止することができる。
【0032】この結果、サブスレッショルド特性の向上
と、移動度の増加と、リーク電流の低減などに優れたデ
バイス特性を有する電界効果型薄膜トランジスタを実現
することができる。
【0033】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。以下に、本発明の第1の実施例における半導体装置
およびその製造方法で、活性層領域が多結晶シリコン膜
である場合についての実施例を、図1から図6を用いて
具体的に説明する。まずはじめに、図5の断面図を用い
て本発明の半導体装置の構造を説明する。
【0034】図5に示すように、単結晶シリコン基板1
上に設けるシリコン酸化膜からなる絶縁膜2と、そのシ
リコン酸化膜からなる絶縁膜2上にシリコン窒化膜7と
を設ける。
【0035】さらに、シリコン窒化膜7上に設ける多結
晶シリコン膜からなる活性層領域3と、素子分離領域に
フィールド酸化膜16を設ける。
【0036】そして、素子形成領域である活性層領域3
表面に設けるゲート絶縁膜11と、ゲート絶縁膜11の
上部に設けるゲート電極4とを設ける。
【0037】さらに、ゲート電極4に整合する領域の活
性層領域3に設けるソース領域5とドレイン領域6とを
有する。さらに、ゲート電極4と活性層領域3との表面
にシリコン酸化膜からなるマスク酸化膜12を有する。
【0038】さらに、層間絶縁膜13と、この層間絶縁
膜13に形成するコンタクトホールを介して、ソース領
域5とドレイン領域6と接続するアルミニウム合金から
なる配線14を備える。
【0039】図14に示す従来例では、絶縁膜2である
シリコン酸化膜上に活性層領域3を形成しており、素子
形成領域である活性層領域3を島状の形状にして素子間
の分離を行う構造を採用している。
【0040】これに対して、本発明の実施例における電
界効果型薄膜トランジスタは、絶縁膜2上に形成するシ
リコン窒化膜7上に活性層領域3を設ける。そしてさら
に、素子分離領域にフィールド酸化膜16を形成し、こ
のフィールド酸化膜16によって、素子を形成する活性
層領域3間の分離を行う構造を採用している。
【0041】結晶化した活性層領域3の被膜中に欠陥が
生じる要因の1つは、非晶質シリコン膜から多結晶シリ
コン膜に変換するときの体積変化である。
【0042】もう1つの結晶化した活性層領域3の被膜
中に欠陥が生じる要因は、活性層領域3である多結晶シ
リコン膜とシリコン酸化膜界面近傍での不完全な結合が
原因である。
【0043】多結晶シリコン膜とシリコン酸化膜との界
面で酸素と結合しているシリコン結合は、安定なシリコ
ン酸化膜の結合に置換して起こる。このため、非晶質シ
リコン膜から多結晶シリコン膜に変換する際に歪を生じ
てしまう。
【0044】さらに、シリコン酸化膜は単結晶シリコン
基板1に対して圧縮応力をもち、歪を生じさせる原因に
なっている。
【0045】一方、本発明のように、絶縁膜2と活性層
領域3との間にシリコン窒化膜7を介在させることによ
って、活性層領域3である多結晶シリコン膜とシリコン
酸化膜界面では、中間層が形成されることになる。
【0046】この中間層であるシリコン窒化膜7は、化
学量論的にシリコン酸化膜に比べてシリコンを過剰に含
むものである。
【0047】このために、活性層領域3である多結晶シ
リコン膜との界面は、シリコン窒化膜から組成が連続的
に変化し、安定な界面を形成する。さらに、単結晶シリ
コン基板1との応力も緩和することができる。
【0048】シリコン酸化膜は、単結晶シリコン基板1
に対して圧縮応力があることは前述したが、シリコン酸
化膜上にシリコン窒化膜7を形成すると、シリコン窒化
膜7は、単結晶シリコン基板1に対して引張り応力をも
つ。したがって、全体では応力が緩和されることにな
る。
【0049】つまり、絶縁膜2であるシリコン酸化膜と
活性層領域3である多結晶シリコン膜との界面での欠
陥、および多結晶シリコン中の欠陥は、表面反応時の応
力とそれぞれの被膜のもつ応力に起因する。
【0050】このために、本発明の実施例における構造
では、応力を緩和して、欠陥の少ない活性層領域3を形
成することができる。
【0051】また、従来技術を示す図14のように島状
に素子間を分離すると、活性層領域3とゲート電極4の
段差のために、素子と素子とのあいだを接続する配線1
4が断線してしまう。
【0052】しかし、本発明のように素子分離領域にフ
ィールド酸化膜16を形成することによって活性層領域
3の段差分が緩和され、配線14は断線せず安定した接
続性を保持することができる。
【0053】つぎに、図5に示す電界効果型薄膜トラン
ジスタの構造を形成するための製造方法について、図1
から図5の断面図を用いて説明する。
【0054】まずはじめに、図1に示すように、単結晶
シリコン基板1を用意し、1100℃の温度で、酸素と
窒素の混合気体雰囲気中での酸化処理によって、絶縁膜
2として膜厚500nmのシリコン酸化膜を形成する。
【0055】つぎに、絶縁膜2として形成したシリコン
酸化膜の上部に、シリコン窒化膜7を膜厚15nmで形
成する。
【0056】このシリコン窒化膜7の形成は、温度70
0℃、反応ガスとしてジクロルシラン(Si22 Cl
2 )とアンモニア(NH3 )との混合気体雰囲気中で、
化学的気相成長法を用いて行う。
【0057】つづいて、図2に示すように、減圧下の条
件での化学的気相成長法を用いて、温度570℃、圧力
0.3Torrで、反応ガスとしてシラン系気体を用い
て活性層領域3となる非晶質シリコン膜を膜厚300n
mの厚さで形成する。
【0058】その後、毎分2000ccの流量の窒素雰
囲気中で、温度570℃の条件下で12時間の熱処理を
行い、引き続き連続して温度1000℃の熱処理を2時
間行う。すなわち、低温と高温の2段階の熱処理を、連
続して行う。
【0059】まずはじめの温度570℃の熱処理によっ
て、形成した非晶質シリコン膜の粒径拡大を図り、それ
と同時に、非晶質シリコン膜の粒径を揃え、多結晶シリ
コン膜へ変換させる。そして、その後の温度1000℃
の熱処理で、多結晶シリコン膜の欠陥を低減させてい
る。
【0060】さらに、絶縁膜2として形成したシリコン
酸化膜は、単結晶シリコン基板1に対して圧縮応力をも
っている。これに対して、このシリコン酸化膜上部に形
成したシリコン窒化膜7はシリコン酸化膜とは逆に引張
り応力をもつ。
【0061】そのため、高温である温度1000℃の熱
処理を行った場合、絶縁膜2であるシリコン酸化膜上に
非晶質シリコン膜を形成するものに比べて、本発明のシ
リコン酸化膜上にシリコン窒化膜7を形成し、非晶質シ
リコン膜を形成する構造の方が単結晶シリコン基板1に
加わる応力は小さい。
【0062】これらのことは、窒素雰囲気中での熱処理
後における、非晶質シリコン膜から変換した多結晶シリ
コン膜とシリコン酸化膜との界面、および非晶質シリコ
ン膜から変換した多結晶シリコン膜とシリコン窒化膜7
との界面状態を比較すると明らかになる。この界面状態
を、図12と図13を用いて説明する。
【0063】従来構造の単結晶シリコン基板1に形成す
る絶縁膜2上に活性層領域3を形成した断面構造を図1
2に示す。なお、この図12は断面SEM写真からスケ
ッチして図示している。
【0064】図12に示すように、活性層領域3である
非晶質シリコン膜から変換した多結晶シリコン膜と、絶
縁膜2として形成したシリコン酸化膜との界面には空孔
15が生じている。さらに、多結晶シリコン膜粒径間も
離れ、欠陥を含む被膜が形成されている。
【0065】これに対して本発明の活性層領域3と絶縁
膜2との間に窒化シリコン膜7を形成した断面構造を図
13に示す。なお、この図13も断面SEM写真からス
ケッチして図示している。
【0066】図13に示すように、非晶質シリコン膜か
ら変換した多結晶シリコン膜とシリコン窒化膜7との界
面には、図12に示す空孔15は認められない。しか
も、多結晶シリコン膜は粒径の揃った緻密な膜が形成さ
れていることが観察できる。
【0067】この図12と図13とに示す界面状態の違
いは、表面反応が起こる化学的気相成長法では、活性層
領域3の下地になる膜の種類によって界面の状態が変化
し、しかも界面での初期反応は、後の窒素雰囲気中での
熱処理での多結晶化に大きく影響を与えることを示して
いる。
【0068】結晶化した活性層領域3の膜中に欠陥が生
じる要因は、非晶質シリコン膜から多結晶シリコン膜に
変換するときの体積変化と、活性層領域3である多結晶
シリコン膜とシリコン酸化膜界面近傍での不完全な結合
である。
【0069】多結晶シリコン膜とシリコン酸化膜界面で
の酸素と結合しているシリコン結合は、安定なシリコン
酸化膜の結合に置換して起こる。このため、非晶質シリ
コン膜から多結晶シリコン膜に変換する際に歪を生じて
しまう。
【0070】さらに、前述したようにシリコン酸化膜
は、単結晶シリコン基板1に対して圧縮応力がある。こ
のために、高温の熱処理を行うと応力が増大し、シリコ
ン酸化膜の上部の多結晶シリコン膜は歪が発生し、しか
もかなり不安定な界面では、図12に示すような空孔1
5を生じてしまうのである。
【0071】以上説明したように、シリコン窒化膜7を
絶縁膜2であるシリコン酸化膜と活性層領域3となる非
晶質シリコン膜間に介在することによって、表面反応で
起こる応力と被膜全体の応力を緩和し、安定した界面と
欠陥の少ない緻密な多結晶シリコン膜を形成することが
できる。
【0072】つぎに、温度1000℃、酸素と窒素の混
合気体中で酸化処理を行うことによって、膜厚20nm
の熱酸化膜を形成する。
【0073】つぎに、化学的気相成長法を用いて、温度
740℃で、反応ガスとしてジクロルシラン(SiH2
Cl2 )とアンモニア(NH3 )の混合気体中で膜厚1
50nmのシリコン窒化膜を形成する。
【0074】つぎに、写真製版技術を用いて素子を形成
する領域のみにホトレジストを残すようにパターニング
する。その後、このパターニングしたホトレジストをエ
ッチングマスクとして用いて、素子分離領域上のシリコ
ン窒化膜と熱酸化膜とを除去する。
【0075】素子を形成する領域上のホトレジストを除
去した後、温度が1000℃で、酸素と水素の混合気体
雰囲気中で酸化処理を行い、図3に示すように、膜厚6
00nmのフィールド酸化膜16を素子分離領域に形成
する。すなわち、シリコン窒化膜を耐酸化膜として使用
し、このシリコン窒化膜を形成していない領域にフィー
ルド酸化膜16を形成する。
【0076】この活性層領域3間に形成するフィールド
酸化膜16によって、隣接する素子間を電気的に分離
し、さらに活性層領域3の膜厚分の段差を緩和する。
【0077】つぎに、温度1000℃で、酸素と窒素の
混合気体中で酸化処理を行い、膜厚10nmのゲート絶
縁膜11となるシリコン酸化膜を、活性層領域3の表面
に形成する。
【0078】つぎに、ゲート電極4の材料である多結晶
シリコン膜を膜厚350nmの厚さで形成する。この多
結晶シリコン膜は、温度610℃、反応ガスとしてモノ
シランを用いる化学的気相成長法によって形成する。
【0079】つぎに、写真製版技術を用いて多結晶シリ
コン膜をエッチングによりパターニングし、ゲート電極
4を形成する。
【0080】つぎに、図4に示すように、酸素雰囲気中
での酸化処理を行うことによって、シリコン酸化膜であ
るマスク酸化膜12を、ゲート電極4と活性層領域3と
の表面に膜厚15nmで形成する。
【0081】その後、11+ イオンを、打ち込みエネル
ギーが25KeV、打ち込み量が3×1015atoms
/cm2 の条件でイオン注入を行い、ゲート電極4に整
合する領域の活性層領域3にソース領域5とドレイン領
域6とを形成する。
【0082】ここで、マスク酸化膜12は、ソース領域
5とドレイン領域6とにイオン注入する際のバッファ層
として使用する。
【0083】さらにマスク酸化膜12は、後工程で形成
する層間絶縁膜13中に含まれる不純物が、ゲート電極
4下に拡散して、電界効果型薄膜トランジスタの閾値電
圧を変動させないためのストッパーとなる役割をもつ。
【0084】その後は、図5に示すように、通常の半導
体素子製造方法と同じく層間絶縁膜13を化学的気相成
長法により形成する。
【0085】その後、写真製版技術を用いて、層間絶縁
膜にコンタクトホールを形成し、その後、アルミニウム
合金からなる配線14を形成する。
【0086】その後、閾値電圧を安定化させるために、
水素雰囲気中で、温度380℃、時間25分の熱処理を
行い、つづいて、同じ温度の380℃で、雰囲気ガスを
変えて、窒素雰囲気中で時間15分の熱処理を連続して
行う。
【0087】上記の構造および製造方法で得られた導電
型がP型の電界効果型薄膜トランジスタにおける、ゲー
ト長に対するサブスレッショルド係数の関係を、図6の
グラフに示す。
【0088】この図6のグラフにおいては、電界効果型
薄膜トランジスタの特性比較のために、本発明の実施例
の特性を白丸印で示し、従来例の特性を黒丸印で示す。
【0089】従来例は図14の断面図に示す構造のもの
であり、その製造方法における熱履歴は本発明の実施例
と同じである。
【0090】ここで、ゲート長とは図5中のゲート電極
4のチャネル方向の長さとし、また以下サブスレッショ
ルド係数をS値と表記する。
【0091】このS値はドレイン電圧をマイナス2Vと
し、ドレイン電流が1桁増加するのに必要なゲート電圧
をもってその直線部分の最大傾斜とした。
【0092】本発明の実施例では、S値は160mV/
桁と、従来例の250mV/桁に比べて35%程度の低
減が図れている。
【0093】さらにまた、移動度についても従来例では
25cm2 /VSであったのが、本発明の実施例では6
0cm2 /VSと2倍以上の値が得られている。
【0094】この特性向上の要因は、前述したように、
活性層領域3の多結晶シリコン膜と下地となる被膜との
界面状態が、電界効果型薄膜トランジスタのデバイスの
特性に影響していることを示している。
【0095】従来技術における多結晶シリコン膜の下層
がシリコン酸化膜の場合は、窒素雰囲気中での熱処理終
了後、膜応力とシリコン酸化膜との界面の不安定性から
欠陥を含む被膜となり、それが活性層領域3として形成
されている。
【0096】一方、多結晶シリコン膜の下層がシリコン
窒化膜である本発明の実施例では、膜応力の低減および
膜の緻密化が起こってキャリアの表面散乱が減少するた
めデバイス特性が向上する。
【0097】なお本発明の第1の実施例では、導電型が
P型の電界効果型薄膜トランジスタについて説明した
が、導電型がN型の電界効果型薄膜トランジスタについ
ても、本発明の構造と製造方法とを採用すれば、以上の
説明と同様にデバイス特性の向上を図ることが可能とな
る。
【0098】つぎに、本発明の第2の実施例における半
導体装置およびその製造方法で、活性層領域3が単結晶
シリコン膜の場合について、図7から図11の断面図を
用いて具体的に説明する。まずはじめに、半導体装置の
構造を、図11の断面図を用いて説明する。
【0099】図11に示すように、単結晶シリコン基板
1上に絶縁膜2を設け、その絶縁膜2上にシリコン窒化
膜7を設ける。
【0100】そして、この窒化シリコン膜7上に単結晶
シリコン膜からなる活性層領域3を設ける。さらに、素
子分離領域に形成するフィールド酸化膜16を設ける。
【0101】さらにこの活性層領域3の表面にゲート絶
縁膜11を設ける。さらに、そのゲート絶縁膜11上部
に設けるゲート電極4の整合する領域の活性層領域3
に、ソース領域5とドレイン領域6とを備える。
【0102】活性層領域3が単結晶シリコン膜の場合
も、格子の規則性がないシリコン酸化膜上に直接形成す
ると、両者の界面では応力を受け、単結晶シリコン膜は
不規則に配列した転移を含むことになる。
【0103】本発明の第2の実施例でも、活性層領域3
と絶縁膜であるシリコン酸化膜との間に、化学量論的に
シリコン酸化膜に比べてシリコンを過剰に含有するシリ
コン窒化膜7を介在させる。
【0104】このことにより、活性層領域3である単結
晶シリコン膜との界面は、シリコン窒化膜から組成が連
続的に変化し、安定な界面を形成することができる。
【0105】さらに、絶縁膜2と活性層領域3との間に
シリコン窒化膜7を介在させることによって、単結晶シ
リコン基板1が受ける応力も緩和され、欠陥の少ない活
性層領域3を形成することができる。
【0106】さらにまた、素子分離領域にフィールド酸
化膜16を形成し、活性層領域3の膜厚分の段差を緩和
している。このことによって、素子と素子とのあいだを
接続する配線の断線14を防止し、安定した接続性を保
持することができる。
【0107】つぎに、図11に示す電界効果型薄膜トラ
ンジスタ構造を形成するための製造方法について、図7
から図11の断面図を用いて説明する。
【0108】まずはじめに、図7に示すように、単結晶
シリコン基板1を用意し、1100℃の温度で、酸素と
窒素の混合気体雰囲気中での酸化処理により、絶縁膜2
として膜厚500nmのシリコン酸化膜を形成する。
【0109】つぎに、絶縁膜2として形成したシリコン
酸化膜の上部に、膜厚15nmのシリコン窒化膜7を形
成する。
【0110】このシリコン窒化膜7は、化学的気相成長
装置を用い、温度が700℃、ジクロルシラン(Si2
2 Cl2 )とアンモニア(NH3 )との反応ガスから
なる混合気体雰囲気中で形成する。
【0111】つぎに、図8に示すように写真製版技術を
用いて、シリコン窒化膜7と絶縁膜2とをパターニング
し、単結晶シリコン基板1が露出したシード領域8を形
成する。
【0112】このシリコン窒化膜7のエッチングは、ホ
トレジストをエッチングマスクとして使用して、ハロゲ
ンガスである四フッ化炭素(CF4 )とCBrF3 とヘ
リウム(He)と酸素(O2 )とからなるエッチングガ
スの混合気体雰囲気中で、圧力100mTorrで、電
力50Wで行い、シード領域8のシリコン窒化膜7を除
去する。
【0113】その後、シード領域8の絶縁膜2であるシ
リコン酸化膜を、ホトレジストをエッチングマスクに用
いてフッ酸系水溶液でエッチング除去する。その結果、
シード領域8の単結晶シリコン基板1表面が露出する。
【0114】続いて、減圧の化学的気相成長装置にて、
圧力1×10-5Torr程度、真空引きした後に、塩素
(Cl2 )と水素(H2 )の混合気体を装置内に導入し
て、圧力0.3mTorr、温度570℃の条件下で、
今まで処理した単結晶シリコン基板1をこの装置内で1
0分間保持して、シード領域8表面の清浄化処理を行
う。
【0115】この清浄化処理により、シード領域8の単
結晶シリコン基板1の表面は、エッチングされ、清浄な
単結晶シリコン基板1の表面が露出する。
【0116】清浄化処理後、図9に示すように、大気中
に取り出すことなく連続して同一の化学的気相成長装置
を用いて、570℃の温度で、圧力0.3Torrで、
反応ガスとしてモノシランガス(SiH4 )を用いて、
活性層領域3となる非晶質シリコン膜を膜厚300nm
の厚さで形成する。
【0117】その後、毎分2000ccの流量の窒素雰
囲気中で、温度570℃の条件下で10時間の熱処理を
行い、その後引き続き連続して1000℃の熱処理を2
時間行う。すなわち、570℃と1000℃との2段階
の温度の熱処理を行う。
【0118】この熱処理を行うことによって、図10に
示すように、シリコンの原子と原子との間の結合距離や
結合角が揺らいだ状態である非晶質シリコン膜は、結晶
としての原子間配置を有する単結晶シリコン基板1を種
結晶として、両者の界面において粒子の移動や再配置に
より結晶連続膜へと成長し、単結晶シリコン膜に変換す
る。
【0119】従来例のように、絶縁膜2であるシリコン
酸化膜上に活性層領域3を形成する場合に比べて、本発
明のようにシリコン窒化膜7上に活性層領域3を形成し
たものは、シード領域8の端部から単結晶シリコン基板
1に水平な方向に、単結晶シリコン膜の成長する距離が
延長することが確認できた。
【0120】ここでは、図15に示すように面方位(1
00)の単結晶シリコン基板1に、〈110〉ファセッ
トに対して45°傾けた〈100〉方向にシード領域8
をパターニングしている。
【0121】従来例で説明したように、絶縁膜2である
シリコン酸化膜と活性層領域3との界面では、化学的な
反応はほとんどない。
【0122】このため、絶縁膜2上の活性層領域3を単
結晶シリコン膜に変換させる際に、{110}面成長過
程で、成長速度の遅い{111}面が界面付近の応力と
結合の不整合から発生し、単結晶シリコン基板1と水平
の方向への成長を抑制する。
【0123】一方、本発明のように活性層領域3とシリ
コン窒化膜7との界面を安定化させることで、{11
1}面の発生を遅らせることが可能となる。この結果、
単結晶シリコン基板1の水平方向に{110}面の成長
する距離を延長させることができる。
【0124】つぎに、写真製版技術を用いて素子を形成
する領域のみにホトレジストを残すようにパターン形成
し、このホトレジストをエッチングマスクに用いて素子
分離領域上のシリコン窒化膜と熱酸化膜を除去する。
【0125】素子を形成する領域上のホトレジストを除
去した後、温度1000℃、酸素と水素の混合気体中
で、膜厚600nmのフィールド酸化膜16を素子分離
領域に形成する。
【0126】この活性層領域3間に形成するフィールド
酸化膜16により、隣接する素子を電気的に分離し、そ
して活性層領域3の膜厚分の段差を緩和することができ
る。
【0127】さらにまた、このフィールド酸化膜16
は、ソース領域5と単結晶シリコン基板1とが分離する
ように酸化を行ってもよい。
【0128】つぎに、温度1000℃、酸素と窒素の混
合気体中で、膜厚10nmのゲート絶縁膜11となるシ
リコン酸化膜を、活性層領域3の表面に形成する。
【0129】つぎに、ゲート電極4の材料である多結晶
シリコン膜を、膜厚350nmの厚さで形成する。この
多結晶シリコン膜は、温度610℃、反応ガスとしてモ
ノシラン雰囲気中での化学的気相成長法により形成す
る。
【0130】つぎに、写真製版技術を用いて、ゲート電
極4の材料である多結晶シリコン膜をパターニングし
て、ゲート電極4を形成する。
【0131】つぎに、シリコン酸化膜であるマスク酸化
膜12を酸素雰囲気中での酸化処理によって、15nm
の厚さでゲート電極4と活性層領域3との表面に形成す
る。
【0132】その後、11+ イオンを、打ち込みエネル
ギーが25KeV、打ち込み量が3×1015atoms
/cm2 の条件でイオン注入を行い、ゲート電極4に整
合する活性層領域3にソース領域5とドレイン領域6と
を形成する。
【0133】その後は、第1の実施例と同様な処理工程
を行って、層間絶縁膜13を形成する。その後、さらに
層間絶縁膜13にコンタクトホール形成し、アルミニウ
ム合金からなる配線14を形成する。
【0134】その後、水素雰囲気中の温度380℃、時
間25分の熱処理に行い、引き続いて、同じ温度の38
0℃で、雰囲気ガスを変えて、窒素雰囲気中で時間15
分の熱処理を行い、図11に示すような構造の電界効果
型薄膜トランジスタを得ることができる。
【0135】以上のような処理工程によって、単結晶シ
リコン膜に作製した電界効果型薄膜トランジスタを、第
1の実施例と同様な評価を行った。その結果、活性層領
域3が多結晶シリコン膜の場合と同様に、サブスレッシ
ョルド特性の向上と、移動度の増加と、リーク電流の低
減との特性の向上を図ることができた。
【0136】第1の実施例と同様に、本発明の第2の実
施例でも導電型がP型の電界効果型薄膜トランジスタに
ついて説明したが、導電型がN型の電界効果型薄膜トラ
ンジスタについても、本発明の構造と製造方法とを適用
すれば、以上の説明と同様にデバイス特性の向上を図る
ことができる。
【0137】
【発明の効果】以上の説明で明らかなように、本発明の
半導体装置の構造とその製造方法とにおいては、活性層
領域の下層に、シリコン窒化膜を設けている。
【0138】このことによって、活性層領域とシリコン
窒化膜との両者間の界面反応を安定化させ、欠陥の少な
い活性層領域を得ることができる。また、素子分離領域
にフィールド酸化膜を形成し、活性層領域の膜厚分の段
差を緩和することによって、素子と素子とのあいだを接
続する配線の断線を防止し、安定した接続性を保持する
ことができる。
【0139】これらの結果、サブスレッショルド特性の
向上や、移動度の増加や、リーク電流の低減など優れた
デバイス特性を有する電界効果型薄膜トランジスタを実
現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図2】本発明の第1の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図3】本発明の第1の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図4】本発明の第1の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図5】本発明の第1の実施例における半導体装置の構
造および製造方法の製造工程を示す断面図である。
【図6】本発明の実施例方法で得た半導体装置および製
造方法を用いて作製した、導電型がP型の電界効果型薄
膜トランジスタと、従来例で作製した導電型がP型の電
界効果型薄膜トランジスタとのゲート長に対するサブス
レッショルド係数との特性を示すグラフである。
【図7】本発明の第2の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図8】本発明の第2の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図9】本発明の第2の実施例における半導体装置の製
造方法の製造工程を示す断面図である。
【図10】本発明の第2の実施例における半導体装置の
製造方法の製造工程を示す断面図である。
【図11】本発明の第2の実施例における半導体装置の
構造および製造方法の製造工程を示す断面図である。
【図12】従来例における半導体装置の断面構造を模式
的に示す図面である。
【図13】本発明の実施例における半導体装置の断面構
造を模式的に示す図面である。
【図14】従来例における半導体装置を示す断面図であ
る。
【図15】固相成長法を示す平面図である。
【符号の説明】
1 単結晶シリコン基板 2 絶縁膜 3 活性層領域 4 ゲート電極 5 ソース領域 6 ドレイン領域 7 シリコン窒化膜 8 シード領域

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 単結晶シリコン基板上に設ける絶縁膜
    と、その絶縁膜上に設けるシリコン窒化膜と、シリコン
    窒化膜上に設ける多結晶シリコン膜からなる活性層領域
    と、素子分離領域に設けるフィールド酸化膜と、活性層
    領域表面に設けるゲート絶縁膜と、ゲート絶縁膜の上部
    に設けるゲート電極と、ゲート電極に整合する領域の活
    性層領域に設けるソース領域とドレイン領域とを備える
    ことを特徴とする半導体装置。
  2. 【請求項2】 単結晶シリコン基板上に設けるシリコン
    酸化膜からなる絶縁膜と、そのシリコン酸化膜からなる
    絶縁膜上に設けるシリコン窒化膜と、シリコン窒化膜上
    に設ける多結晶シリコン膜からなる活性層領域と、素子
    分離領域に設けるフィールド酸化膜と、活性層領域表面
    に設けるゲート絶縁膜と、ゲート絶縁膜の上部に設ける
    ゲート電極と、ゲート電極に整合する領域の活性層領域
    に設けるソース領域とドレイン領域とを備えることを特
    徴とする半導体装置。
  3. 【請求項3】 単結晶シリコン基板上に絶縁膜を形成
    し、絶縁膜上にシリコン窒化膜を形成する工程と、全面
    に非晶質シリコン膜を形成する工程と、窒素雰囲気中で
    熱処理し非晶質シリコン膜を多結晶シリコン膜に変換す
    る工程と、多結晶シリコン膜上に熱酸化膜を形成する工
    程と、熱酸化膜上にシリコン窒化膜を形成する工程と、
    素子分離領域のシリコン窒化膜と、熱酸化膜を除去する
    工程と、全面を熱酸化して素子分離領域にフィールド酸
    化膜を形成する工程と、活性層領域上のシリコン窒化膜
    と熱酸化膜を除去する工程と、ゲート絶縁膜を形成する
    工程と、ゲート電極とソース領域およびドレイン領域を
    形成する工程とを含むことを特徴とする半導体装置の製
    造方法。
  4. 【請求項4】 非晶質シリコン膜を多結晶シリコン膜に
    変換する熱処理は、低温と高温との2段階の熱処理であ
    ることを特徴とする請求項3記載の半導体装置の製造方
    法。
  5. 【請求項5】 単結晶シリコン基板上に設ける絶縁膜
    と、その絶縁膜上に設けるシリコン窒化膜と、シリコン
    窒化膜上に設ける単結晶シリコン膜からなる活性層領域
    と、素子分離領域に設けるフィールド酸化膜と、活性層
    領域表面に設けるゲート絶縁膜と、ゲート絶縁膜の上部
    に設けるゲート電極と、ゲート電極に整合する領域の活
    性層領域に設けるソース領域とドレイン領域とを備える
    ことを特徴とする半導体装置。
  6. 【請求項6】 単結晶シリコン基板上に設けるシリコン
    酸化膜からなる絶縁膜と、そのシリコン酸化膜からなる
    絶縁膜上に設けるシリコン窒化膜と、シリコン窒化膜上
    に設ける単結晶シリコン膜からなる活性層領域と、素子
    分離領域に設けるフィールド酸化膜と、活性層領域表面
    に設けるゲート絶縁膜と、ゲート絶縁膜の上部に設ける
    ゲート電極と、ゲート電極に整合する領域の活性層領域
    に設けるソース領域とドレイン領域とを備えることを特
    徴とする半導体装置。
  7. 【請求項7】 単結晶シリコン基板上に絶縁膜を形成
    し、絶縁膜上にシリコン窒化膜を形成する工程と、シー
    ド領域のシリコン窒化膜とシード領域の絶縁膜を除去す
    る工程と、単結晶シリコン基板表面が露出したシード領
    域を清浄化し、全面に非晶質シリコン膜を形成する工程
    と、窒素雰囲気中で熱処理し非晶質シリコン膜を単結晶
    シリコン膜に変換する工程と、単結晶シリコン膜上に熱
    酸化膜を形成する工程と、熱酸化膜上にシリコン窒化膜
    を形成する工程と、素子分離領域のシリコン窒化膜と、
    熱酸化膜を除去する工程と、全面を熱酸化して素子分離
    領域にフィールド酸化膜を形成する工程と、活性層領域
    上のシリコン窒化膜と熱酸化膜を除去する工程と、ゲー
    ト絶縁膜を形成する工程と、ゲート電極とソース領域お
    よびドレイン領域を形成する工程とを含むことを特徴と
    する半導体装置の製造方法。
  8. 【請求項8】 非晶質シリコン膜を単結晶シリコン膜に
    変換する熱処理は、低温と高温との2段階の熱処理であ
    ることを特徴とする請求項7記載の半導体装置の製造方
    法。
JP19711494A 1994-08-23 1994-08-23 半導体装置およびその製造方法 Pending JPH0864826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19711494A JPH0864826A (ja) 1994-08-23 1994-08-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19711494A JPH0864826A (ja) 1994-08-23 1994-08-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0864826A true JPH0864826A (ja) 1996-03-08

Family

ID=16368971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19711494A Pending JPH0864826A (ja) 1994-08-23 1994-08-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0864826A (ja)

Similar Documents

Publication Publication Date Title
KR100516339B1 (ko) 반도체 장치 및 그 제조 공정
JPH0454993B2 (ja)
JP2002237590A (ja) Mos型電界効果トランジスタ
US6228728B1 (en) Method of fabricating semiconductor device
US5433168A (en) Method of producing semiconductor substrate
JPH05243579A (ja) 半導体装置
US8932926B2 (en) Method for forming gate oxide film of sic semiconductor device using two step oxidation process
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JPH0864826A (ja) 半導体装置およびその製造方法
JPH06260644A (ja) 半導体装置の製造方法
JPH07162002A (ja) 半導体膜の製造方法及び薄膜トランジスタの製造方法
JPH07226516A (ja) 半導体装置およびその製造方法
JP3003598B2 (ja) 半導体装置の製造方法
JPH08293607A (ja) 半導体集積回路装置およびその製造方法
JPH08264791A (ja) 半導体装置およびその製造方法
JP4585464B2 (ja) 半導体装置の製造方法
JPH088437A (ja) 半導体集積回路装置およびその製造方法
JPH08321617A (ja) 半導体装置およびその製造方法
WO2021214933A1 (ja) 半導体装置の製造方法
JPH047843A (ja) 薄膜トランジスタの製造方法
JP3204624B2 (ja) 半導体装置
JPH04373121A (ja) 結晶基材の製造方法
JPH098309A (ja) 半導体集積回路装置およびその製造方法
JPH0964368A (ja) 半導体装置およびその製造方法