JPH03270057A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH03270057A
JPH03270057A JP9070115A JP7011590A JPH03270057A JP H03270057 A JPH03270057 A JP H03270057A JP 9070115 A JP9070115 A JP 9070115A JP 7011590 A JP7011590 A JP 7011590A JP H03270057 A JPH03270057 A JP H03270057A
Authority
JP
Japan
Prior art keywords
resin
island
circuit board
resin film
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9070115A
Other languages
English (en)
Inventor
Toshio Komiyama
込山 利男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9070115A priority Critical patent/JPH03270057A/ja
Publication of JPH03270057A publication Critical patent/JPH03270057A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子をリードフレームのアイランド上
に搭載し、樹脂封止した集積回路装置に関する。
〔従来の技術〕
従来この種の集積回路装置は第4図の断面図のように、
金属のリードフレームのアイランド1の上に回路基板4
を接着剤を用いて接着し、回路基板4の上に半導体素子
5を搭載した後、または第5図の断面図のように、アイ
ランド1の上に半導体素子5を直接搭載したのち、所定
箇所を金属細線6で電気的に接続し、リードフレームの
り一ド2の内端な含めてモールド樹脂(封止樹脂)7で
樹脂封止して作られていた。
〔発明が解決しようとする課題〕
上述した従来の集積回路装置は、アイランドの面積がモ
ールド樹脂の上下の平らな面の面積に対し50〜80%
と大きく占めているため、半導体素子搭載時の外部熱ス
トレス(例、半田デイツプ、赤外線リフロー、VPS等
)によりモールド樹脂7が吸水している水分が瞬間的に
気化し、アイランドlとモールド樹脂7間に大きな応力
が加わり、界面側りが生じ樹脂クラック不良となる。
よって剥り対策として、予じめ125℃、10〜24H
乾燥し、さらに透水率零のアルミ袋にシリカゲルと共に
密封して保管する必要があった。
〔課題を解決するための手段〕
上記課題に対し本発明の集積回路装置は、リードフレー
ムの少くとも裏面を、予じめ気密性に優れ、かつ、密着
性のよい樹脂膜または樹脂体層で覆うことにより、前記
アイランドとモールド樹脂との間の密着度をよくし、急
激な温度変化による樹脂クラックを防止している。
〔実施例〕
つぎに本発明を実施例により説明する。
第1図は本発明の第1実施例の断面図である。
第1図において、リードフレームのアイランド1の下面
は予じめ気密性および密着性の優れた樹脂膜、例えば、
ポリイミド、エポキシ系などの樹脂膜3で覆われている
。しかして、アイランドl上に接着剤を用いて回路基板
4が接着され、さらに回路基板4の上に半導体素子5が
搭載され、半導体素子の電極と回路基板上の導電ランド
との間および回路基板の導電ランドとリードフレームの
リード2の内端との間が金属細線6で接続され、それか
らモールド樹脂(封止樹脂)7で樹脂封止されている。
このような本例では、モールド樹脂7と広い面積で接触
するアイランド下面が、気密性の良い樹脂膜3で覆われ
ているので、熱ショックによるモールド樹脂の剥りが防
止される。
第2図は本発明の第2実施例の断面図である。
第2図において、アイランドlの下面の樹脂膜り防止用
の樹脂膜3aは格子状に形成されている。
本例は、第1図の例に比べ樹脂膜3aの凹凸性が大きい
ので、モールド樹脂膜7との密着度がより良いという利
点がある。
第3図は本発明の第3実施例の断面図である。
本例は第1図の実施例に比べ、アイランド1の上に半導
体素子5が直接搭載されている。したがって、回路基板
が間に介在した第1実施例に比べ、モールド樹脂7と接
触する部分がアイランド1の下面のみならず、上面にも
存在するので、その部分も、剥り防止の樹脂膜3bで覆
われている。
なお上側では剥り防止用の樹脂膜について述べているが
、樹脂膜の代わりに、同質の樹脂板によっても同じよう
な効果が得られるのはいうまでもない。
〔発明の効果〕
以上説明したように本発明は、アイランドに剥り防止用
樹脂膜を設けているので、金属のアイランドとモールド
樹脂との接合でなく樹脂と樹脂との接合のためモールド
樹脂との密着性が増加する。
よってモールド樹脂が吸水した水分が外4iP熱ストレ
ス(例、半田デイツプ、リフロー、VPS等)により気
化したときに発生する応力に対する密着性が優れ、従来
の金属のアイランドとモールド樹脂間のはがれ現象が生
じないため、モールドクラックが防止できる。よって乾
燥作業およびアルミ袋による完全包装が不用となるため
、品質向上の他に乾燥工数および資材費の低減効果も得
られる。
の第1実施例、第2実施例および第3実施例の断面図、
第4図および第5図はそれぞれ従来の集積回路装置の一
例および他の一例の断面図である。
1・・・・・・リードフレームのアイランド、2・・・
・・・リードフレームのリード、3.3a、3b・・・
・・・剥り防止樹脂膜、4・・・・・回路基板、5・・
・・・・半導体素子、6・・・・・・金属細線、7・・
・・・・モールド樹脂。

Claims (1)

    【特許請求の範囲】
  1.  リードフレームのアイランド上に直接または回路基板
    を間に挟んで半導体素子が搭載され、所定箇所の間を金
    属細線で接続後樹脂封止された集積回路装置において、
    前記樹脂封止前に予じめ前記アイランドの少くとも下面
    を覆って形成された気密性に優れかつ封止樹脂との密着
    性のよい樹脂膜または樹脂体層を有することを特徴とす
    る集積回路装置。
JP9070115A 1990-03-19 1990-03-19 集積回路装置 Pending JPH03270057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9070115A JPH03270057A (ja) 1990-03-19 1990-03-19 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9070115A JPH03270057A (ja) 1990-03-19 1990-03-19 集積回路装置

Publications (1)

Publication Number Publication Date
JPH03270057A true JPH03270057A (ja) 1991-12-02

Family

ID=13422229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9070115A Pending JPH03270057A (ja) 1990-03-19 1990-03-19 集積回路装置

Country Status (1)

Country Link
JP (1) JPH03270057A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422788A (en) * 1992-08-18 1995-06-06 Texas Instruments Incorporated Technique for enhancing adhesion capability of heat spreaders in molded packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422788A (en) * 1992-08-18 1995-06-06 Texas Instruments Incorporated Technique for enhancing adhesion capability of heat spreaders in molded packages

Similar Documents

Publication Publication Date Title
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH03270057A (ja) 集積回路装置
JPH03280453A (ja) 半導体装置及びその製造方法
JP2928611B2 (ja) 樹脂封止半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS6056297B2 (ja) 集積回路素子の気密実装構造
JP2986661B2 (ja) 半導体装置の製造方法
JPH0567069B2 (ja)
JPH0526761Y2 (ja)
JPH027469Y2 (ja)
JPS63248155A (ja) 半導体装置
JPS58154250A (ja) 混成集積回路
JPS6334281Y2 (ja)
JP2739349B2 (ja) 電子部品搭載用基板
JPH02178953A (ja) 樹脂封止型半導体装置
JPS6112700Y2 (ja)
JPS6236287Y2 (ja)
JPH0448769A (ja) 半導体装置
JP2002184907A (ja) 電力用半導体装置
JPS634350B2 (ja)
JPH0316986A (ja) 半導体装置
JPH0547835A (ja) 半導体装置の実装構造
JPH01238129A (ja) 樹脂封止型半導体装置
JPS6386461A (ja) 樹脂封止半導体装置
JPH05166871A (ja) 半導体装置