JPH03270036A - 緩衝回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は緩衝回路に関し、特に基板上の回路と外部とを
接続するための入力用、出力用、及び入出力兼用緩衝回
路に関する。

〔従来の技術〕

近年、電子装置の低コスト化、小型化等の要求が強く、
従来の個別部品が次々に大規模な集積回路に置き替わっ
てきている。今までは、高レベルと低レベルの２値のみ
を取り扱っていたディジタル回路だけを主体に集積回路
化が行われてきた。

しかし、実際の装置等においてはそれらディジタル回路
のまわりに必ずと言ってよいほどアナログ信号を取り扱
うアナログ回路が存在している。そのような状況におい
て、更に低コスト化、小型化等を達成させるために最近
ではアナログ回路とディジタル回路を一つの集積回路上
に混載させてしまいたいという要求が非常に強く叫ばれ
てきている。この要求を満たすアナログ・ディジタル混
載の集積回路を作威し検査する際には、基本的に次に示
す三つの方法がある。その一つめはアナログ・ディジタ
ル混在の全回路をまとめて、本来のその回路が必要とし
ている最低限の入力および、または出力用端子のみを使
用しほぼ実際の動作で特性を検査するものである。また
、二つめは、検査状態であるテストモードを設定してア
ナログ・ディジタル混在回路をアナログ部分とディジタ
ル部分とに完全に部分し、アナログ回路とディジタル回
路との接続部を試験用端子として外部接続用端子に接続
し、アナログ回路全体とディジタル回路全体とをそれぞ
れ別々に検査する方法である。

さらに三つめとしては、二番目の方法と同じように検査
状態であるテストモードを設定して、アナログ回路とデ
ィジタル回路とを完全に部分するところまでは同じだが
、アナログ回路はそれを更に細分化して回路を構成して
いる各アナログ機能ブ□ツクに分割し、それら各アナロ
グ機能ブロックの全入力ならびに出力端子と、アナログ
回路とディジタル回路との接続部を試験用端子として外
部接続用端子に接続し、各アナログ機能ブロック毎にそ
の特性を検査して行き、一方デイジタル回路はディジタ
ル回路のみで検査する方法である。

前記第一の方法は、本来所望の回路構成そのもので、入
力ならびに出力端子の信号を検査するため、回路ならび
に使用者からとってみると、最も望まれる方法である。

しかし、この方法では検査するためのテストフログラム
作成が非常に難しく、プログラム開発に時間がかかつて
しまう。その上各品種毎にそれぞれ新たなプログラムを
開発する必要がある。また不良箇所の検出が難しいと言
う欠点がある。前記第二ならびに第三の方法はアナログ
回路とディジタル回路とを完全に分離して検査を行うた
めＹこ、プログラムの作成が容易で、さらに第三の方法
においては各アナログ機能ブロックにより決まった検査
仕様を予め測定できるプログラムを用意しておき、それ
らを組み合わせることによりテストフログラムの作成が
非常に容易に行える。このため近年集積回路の開発にお
いて非常に大きな割合を占めているゲートアレイやスタ
ンダードセル等は開発期間の短縮を一つの目的としてい
るため、回路構成機能のブロック化が進んでおり、それ
らを組み合わせることで一つの大規模な集積回路を作り
上げる手法をとっている。このようなアナログ・ディジ
タル混載のゲートアレイやスタンダードセルにとっては
前記の第三番目の手法が最適である。

そこで従来は、例えば第４図に示したようなアナログマ
ルチプレクサ７、Ｄ／Ａコンバータ８゜電圧コンパレー
タ９．およびディジタル回路ｌＯよりなる半導体集積回
路を考えてみる。なおアナログ信号端子１０１，１０２
、ディジタル信号端子１０３〜１１２、入力緩衝回路９
０１〜９０５、出力緩衝回路９０６〜９１０が設けられ
ている。

第４図の回路では、各アナログブロックの動作が全く検
査できない。例えばアナログマルチプレクサ７の導通し
ている一つの入力から信号を与え、電圧コンパレータ９
の出力に相当する信号を出力する外部接続用端子１０１
〜１１２よりその論理レベルを検出したとする。この際
、もしその出力論理レベルが期待値と異なった場合には
、アナログマルチプレクサ７のアナログスイッチ、　Ｄ
／Ａフンバータ８，１［コンパレータ９．そして電圧コ
ンパレータ９のさぎのディジタル回路ＩＯのうちどの部
分が原因で不良となっているか全く判別できない状態と
なってしまう。さらにアナログマルチプレクサ７として
はそれを構成しているアナログスイッチのオン抵抗値、
Ｄ／Ａ：１７バー１８の非直線性誤差、そして電圧コン
パレータ９は入力オフセット電圧や同窓信号除去比等を
測定する必要がある。このため、各アナログ回路の入力
ならびに出力端子を外部接続用端子から直接制御ならび
に測定できるように、試験用回路および試験用端子を追
加することが行われる。

第４図の回路に前述したように試験用回路ならびに端子
を付した回路図を第５図に示す。第５図において、第４
図と同じ箇所は同一番号を付している。第５図において
、本回路は、テストモードを設定するための試験用入力
端子１１．入力緩衝回路９１．ディジタル信号切換器２
０１〜２０５゜アナログ信号切換器４０１．ディジタル
信号用試験端子１２〜１７．入力緩衝回路９２〜９６．
出力緩衝回路９７．ならびにアナログ信号用試験端子１
８．１９が、第４図の回路に付加されている。

次にテストモード時の動作を説明する。テストモードに
は試験用入力端子１１を設定し、ディジタル信号切換器
２０１〜２０５を切り換え、アナログマルチプレクサ７
ならびにＤ／Ａフンバータ８へ印加されるディジタル信
号をディジタル信号用試験端子１２−１６より与えられ
るようにする。

アナログマルチプレクサ７については、内部のアナログ
スイッチの特性をアナログ入力端子１０１また１０２と
アナログ信号用試験端子１８とのあいだでディジタル信
号用試験端子１２より印加された信号によりスイッチを
切り換えて試験する。

Ｄ／Ａコンバータ８は、ディジタル信号用試験端子１３
−１６よりディジタルコードを“ｏｏｏｏ″から１１１
１”までの全コードを印加しアナログ信号用試験端子１
９よりアナログ出力を検出し、非直線性誤差等を試験す
る。電圧コンパレータ９に関しては、アナログ信号切換
器４０１でＤ／Ａコンバータ６の出力を電圧コンパレー
タ７の入力より切り離し、アナログ信号用試験端子１８
と１９より電圧コンパレータ９の入力端子へアナログ信
号を印加し出力を、出力緩衝回路９７を通して、ディジ
タル信号用出力端子１７より検出するものである。

〔発明が解決しようとする課題〕

以上説明してきたような従来の構成では、各アナログブ
ロックを試験するための端子が、搭載されているアナロ
グブロックの数に比例して非常に多くの本数を必要とし
、制限された集積回路容器に収まらなくなったり、また
は端子数をおさえるために機能を削減しなくてはならな
いと言う欠点があった。但し試験用のディジタル信号端
子については、本来の回路におけるディジタル信号入力
専用端子やディジタル信号出力専用端子に接続しである
入力緩衝回路または出力緩衝回路を入出力兼用緩衝回路
に変更して入出力兼用端子として端子数の増加をおさえ
ることができた。しかし、アナログ信号はディジタル信
号とは違うためディジタル信号用の入力および、または
出力緩衝回路を通してアナログ信号を伝えることはでき
ないため、試験用に追加されるアナログ信号端子は他の
端子と共用できなかった。

本発明の目的は、前記欠点を解決し、端子数を増加させ
ずに済み、しかも端子を共用できるようにした緩衝回路
を提供することにある。

〔課題を解決するための手段〕

本発明の緩衝回路の構成は、内部回路のデジタル信号端
子とアナログ信号端子とのうちどちらか一方を外部接続
用端子に接続する制御手段を備えたことを特徴とする。

〔実施例〕

次に本発明について図面を参照して詳細に説明する。

第１図は本発明の一実施例の緩衝回路を示すブロック図
である。

第１図において、本実施例の緩衝回路は、外部接続用端
子１と図示していない内部回路とを接続する入力、出力
、入力および出力（および、または＝　ａ　ｎ　ｄ　／
　ＯＲ）用緩衝回路であり、ディジタル信号用経路であ
るディジタル回路２の一方の端子３とアナログ信号用経
路であるアナログスイッチ４の一方のアナログ信号端子
５とが、共に外部接続用端子ｌに接続されている。ここ
で、端子３は内部回路と接続するためのディジタル信号
端子、端子５は同様のアナログ信号端子であり、端子６
はディジタル信号用の入力および、または出力用緩衝回
路として使用するか、アナログ信号用の入力および、ま
たは出力用緩衝回路として使用するかを選択するための
制御信号端子である。

第２図は第１図の一例として更に詳細に説明するための
回路図である。第２図において、本例の回路例は、ディ
ジタル回路としては外部よりの入力緩衝回路として動作
するものであり、アナマグ信号系はアナログスイッチは
双方向性を持っているため、入力および出力双方に使用
できる。外部接続用端子１より一つはディジタル回路２
であるＡＮＤ回路２】の一方の入力端子に、またも一つ
はアナログスイッチ４な構成しているＮチャンネル型Ｍ
ＯＳトランジスタ４１のソースまたはドレイン電極とＰ
チャンネル型ＭＯＳトランジスタ４２のソースまたはド
レイン電極とに配線が接続されている。ＡＮＤ回路２１
のもう一方の入力端子は、制御信号端子６に接続されて
おり、出力端子はディジタル信号端子３に接続されてい
る。アナログスイッチ４を構成しているＮチャンネル型
ＭＯＳトランジスタ４１とＰチャンネル型ＭＯ８）ラン
ジスタとのそれぞれもう一方のドレインまたはソース電
極は共にアナログ信号端子５に接続されている。インバ
ータ回路４３と４４は制御信号端子６へ印加された信号
で、アナログスイッチの導通／非導通を制御するための
ものである。

本例の緩衝回路は、例えば通常の回路動作の場合は制御
信号端子６へは、高論理レベルが印加されており、ディ
ジタル回路２であるＡＮＤ回路２１は外部接続用端子ｌ
より印加されたディジタル信号の論理レベルがそのまま
ディジタル信号端子３に伝達され、内部回路が動作する
。この際、アナログスイッチはインバータ回路４３の出
力は低論理レベルでありＮチャンネル型ＭＯ８）ランジ
スタ４１は非導通状態、またインバータ回路４４の出力
は高論理レベルでありＰチャンネル型ＭＯＳトランジス
タ４も非導通状態となって、アナログ信号端子５はオー
プン状態となっている。

一方テストモード等を設定し、制御信号端子６に低論理
レベルを印加した場合は、全く逆にＡＮＤ回路２１は外
部接続用端子１の信号レベルにはよらず、制御信号端子
６に印加された低論理レベルによって常に低論理レベル
を出力している。またアナログ信号系は、Ｎチャンネル
型ＭＯ８）ランジスタ４１．Ｐチャンネル型ＭＯＳトラ
ンジスタ４２共に導通状態となり、アナログ信号端子５
は外部接続用端子ｌと接続される。この状態において、
内部回路としてのアナログ回路へ外部接続用端子ｌから
アナログ信号を印加したり、内部アナログからいろいろ
なアナログ出力を外部接続用端子ｌに出力することがで
きる。本実施例のようにアナログスイッチ４をディジタ
ル信号用回路と共に接続することによって、−個の外部
接続用端子１と入力および、または出力用緩衝回路を用
いるだけで、ディジタル信号とアナログ信号を共に使用
できるようになる。

第３図は第１図の他側として詳しく示した回路図である
。第３図において、本実施例は、ディジタル回路２とし
て内部回路の出力信号を外部接続用端子１へ出力する構
成となっている。本例でｔよ、制御信号端子６へ印加さ
れる信号レベルが高論理レヘルの場合はＮチャンネル型
Ｍｏｓトランジスタ２３とＰチャンネル型ＭＯ８）ラン
ジスタ２４とが導通状態、またＮチャンネル型Ｍｏｓト
ランジスタ４１とＰチャンネル型ＭＯ８）ランジスタ４
２とが非導通状態となり、外部接続用端子１には、ディ
ジタル回路２であるバッファ回路２２の出力が出力され
る。−力制御信号端子６へ低論理レベルが印加された場
合は、各ＭＯ８）ランジスタは導通／非導通状態が逆に
なり、外部接続用端子１はアナログ信号端子５と接続さ
れる。

本実施例は、基板上の回路と外部とを接続するための入
力および、または出力用緩衝回路において、ディジタル
回路２とアナログスイッチ４を共に備え、外部接続用端
子１にディジタル回路２の端子とアナログスイッチ４の
アナログ信号端子が共に接続される。

〔発明の効果〕

以上説明してきたように、本発明によれば、つり緩衝回
路のブロックにおいてディジタル信号とアナログ回路と
を取り扱え、例えばアナログ・ディジタル混在回路にお
けるテストモード等の際必要となる試験用端子の増加を
全くなくすことが可能となると言う絶大なる効果がある
。

このため、本発明によれば、回路を搭載する容器の変更
ならびに、回路機能の削減等も一切なくなり、その上内
部アナログ回路の個別試験も可能となる効果がある。

尚、本発明は特に半導体集積回路に限定されるものでは
なく、例えば混成集積回路とかプリント基板上に構成さ
れた回路にも適用できることは明らかである。

さらに、アナログスイッチもＭＯＳ）ランジスタによる
ものに限定されるものではなく、各種半導体スイッチや
水銀リレー、機械的スイッチ等でも適応できる。

【図面の簡単な説明】

第１図は本発明の一実施例の緩衝回路を示すブロック図
、第２図は第１図の一例を詳細に説明する回路図、第３
図は第１図の他側を詳細に示す回路図、第４図はアナロ
グ・ディジタル混在回路の一例を示すブロック図、第５
図は第４図に示したアナログ・ディジタル混在回路に試
験用回路ならびに試験用端子を追加した回路図である。 １・・・・・・外部接続用端子、２・・・・・・ディジ
タル回路、３・・・・・・ディジタル信号端子、４・・
・・・・アナログスイッチ、５・・・・・・アナログ信
号端子、６・・・・・・制御信号端子、７・・・・・・
アナログマルチプレクサ、８・・・・・・Ｄ／Ａコンバ
ータ、９・・・・・・電圧コンパレータ、１０・・・・
・・ディジタル回路、１１〜１９・・・・・・試験用端
子、２１・・・・・・ＡＮＤ回路、２２・・・・・・バ
ッファ回Ｌ２３，４１・・・・・・ＮチャネルＭＯ８）
ランジスタ、２４．４２・・・・・・ＰチャネルＭＯ８
）ランジスタ％　４３．４４・・・・・・インバータ回
路、３１〜９６゜９０１〜９０５・・・・・・入力用緩
衝回路、９７，９０６〜９１０・・・・・・出力用緩衝
回路、１０１〜１１２・・・・・・外部接続用端子、２
０１〜２０５・・・・・・ディジタル信号切換器、４０
１・・・・・・アナログ信号切換器。

Claims (1)

【特許請求の範囲】
1. 　内部回路のデジタル信号端子とアナログ信号端子との
   うちどちらか一方を外部接続用端子に接続する制御手段
   を備えたことを特徴とする緩衝回路。