JPH04353779A - 出力回路の検査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路装置に設けられ
てこの集積回路装置の出力回路における異常を検査する
出力回路の検査回路に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータ等の電子機
器システムにおいては、消費電力の低減が要望されてい
る。このため、これらの電子機器システムにおいては、
消費電力を低減するための機能を備えたものが使用され
るようになった。例えば、その出力回路にＣＭＯＳ（Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ　ＭｅｔａｌＯｘｉｄｅ　Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ　）を使用することにより消
費電力の低減を図った集積回路装置が使用されている。

【０００３】図３は、従来の集積回路装置における出力
回路の一例を示す回路図である。

【０００４】ＮＡＮＤゲート４１には、信号Ｄ及び信号
Ｃが与えられるようになっている。また、ＮＯＲゲート
４２には、信号Ｄが与えられると共に、信号Ｃがインバ
ータ４３により反転されて与えられるようになっている
。そして、ＮＡＮＤゲート４１の出力はＰチャネルトラ
ンジスタ４４のゲート電極に与えられ、ＮＯＲゲート４
２の出力はＮチャネルトランジスタ４５のゲート電極に
与えられるようになっている。これらのトランジスタ４
４，４５は、電源ＶＤＤと接地ＧＮＤとの間に直列に接
続されており、これらのトランジスタ４４，４５の相互
接続点が出力端子４６に接続されている。なお、信号Ｄ
はデータバス（図示せず）から与えられるデータ信号で
あり、信号Ｃは出力イネーブル信号である。

【０００５】このように構成された出力回路を有する集
積回路装置において、低消費電力を実現するためには、
ゲートの故障等が無いことが必要である。上述の集積回
路装置において、ゲート故障を検出するためには、先ず
、出力イネーブル信号Ｃを“Ｈ”レベルに設定する。 そして、データバスからの信号Ｄを例えば“Ｈ”に設定
し、次いでこの信号Ｄを“Ｌ”に設定する。この場合に
、例えばトランジスタ４４又はトランジスタ４５に異常
があると、電源ＶＤＤから接地ＧＮＤに貫通電流が流れ
る。この貫通電流を検出することにより、ゲート故障を
検出することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
集積回路装置においては以下に示す問題点がある。即ち
、実際の集積回路装置においては、例えば図３に示すよ
うな出力回路が多数設けられている。これらの各出力回
路におけるゲートの異常の有無を検査するためには、こ
れら複数の出力回路に所定の状態値の信号を順次与える
必要がある。従って、検査が煩雑であると共に検査に長
時間を必要とする。

【０００７】例えば、図３に示す従来の出力回路におい
ては、トランジスタ４４，４５における異常の有無を検
査するためには、マイクロコンピュータ等のレジスタを
操作して、データ信号Ｄ及び出力イネーブル信号Ｃを前
述の如く設定する。そして、出力回路の数だけこのよう
な操作を繰り返す必要がある。

【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、出力回路の検査を容易に実施することがで
きる出力回路の検査回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る出力回路の
検査回路は、集積回路装置に設けられてこの集積回路装
置の出力回路における異常を検査する出力回路の検査回
路において、データ信号が与えられると共に第１及び第
２の制御信号が与えられ、この第２の制御信号に基づい
て前記データ信号及び前記第１の制御信号に基づくテス
ト信号のうちのいずれか一方を前記出力回路に選択的に
出力する制御手段が設けられていることを特徴とする。

【００１０】

【作用】本発明においては、データ信号が与えられると
共に第１及び第２の制御信号が与えられる制御手段が設
けられており、この制御手段は前記第２の制御信号に基
づいて前記データ信号又は前記第１の制御信号に基づく
テスト信号のいずれか一方を出力するようになっている
。従って、本発明においては、通常動作の場合、第２の
制御信号により制御手段から前記データ信号が出力され
るようにしておくことにより、出力回路には従来と同様
の信号が与えられる。また、出力回路の検査を実施する
場合は、第２の制御信号により前記テスト信号が出力さ
れるように設定しておく。これにより、出力回路に所望
の状態値の信号を与えて出力回路の検査を実施すること
ができる。

【００１１】本発明においては、このようにしてマイク
ロコンピュータのレジスタ等を操作しなくとも出力回路
の検査を実施することができるため、検査が容易である
と共に、検査に要する時間を短縮することができる。

【００１２】

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。

【００１３】図１は本発明の第１の実施例に係る出力回
路の検査回路を示す回路図である。

【００１４】本実施例は、図３に示す一般的な出力回路
の前段に、第１の制御回路１３及び第２の制御回路１４
からなる検査回路を設けたものである。つまり、図１に
示すＮＡＮＤゲート７、ＮＯＲゲート８、インバータ９
、トランジスタ１０，１１及び出力端子１２は、夫々図
３に示すＮＡＮＤゲート４１、ＮＯＲゲート４２、イン
バータ４３、トランジスタ４４，４５及び出力端子４６
に対応している。

【００１５】第１の制御回路１３は、インバータ２，３
と２入力ＡＮＤ２入力ＡＮＤ２入力ＮＯＲゲート１で構
成されている。即ち、ゲート１の一方のＡＮＤゲートに
は、信号Ｄが与えられると共に、制御信号ＴＥＳＴ２が
インバータ２により反転されて与えられるようになって
いる。また、ゲート１の他方のＡＮＤゲートには、制御
信号ＴＥＳＴ１及び制御信号ＴＥＳＴ２が与えられるよ
うになっている。そして、このゲート１の出力はインバ
ータ３により反転され、ＮＡＮＤゲート７及びＮＯＲゲ
ート８に与えられる。

【００１６】一方、第２の制御回路１４は、インバータ
５，６及び２入力ＡＮＤ２入力ＮＯＲゲート４により構
成されている。即ち、ゲート４のＡＮＤゲートには、信
号Ｃが与えられると共に制御信号ＴＥＳＴ２がインバー
タ５により反転されて与えられるようになっている。ま
た、この制御信号ＴＥＳＴ２は、ゲート４のＮＯＲゲー
トにも直接与えられるようになっている。そして、この
ゲート４の出力はインバータ６により反転され、ＮＡＮ
Ｄゲート７及びインバータ９に与えられるようになって
いる。

【００１７】なお、制御信号ＴＥＳＴ１は“０”又は“
１”の固定レベルの信号である。また、制御信号ＴＥＳ
Ｔ２は出力回路の出力状態を制御する信号である。更に
、信号Ｄはデータバスからの信号であり、信号Ｃは出力
イネーブル信号である。

【００１８】次に、本実施例に係る出力回路の検査回路
の動作について説明する。

【００１９】通常の動作モードにおいては、制御信号Ｔ
ＥＳＴ１，ＴＥＳＴ２をいずれも“Ｌ”に設定する。そ
うすると、制御回路１３からは信号Ｄが出力され、制御
回路１４からは信号Ｃが出力される。これにより、出力
回路は、図３に示す回路と同様に動作する。

【００２０】テスト信号ＴＥＳＴ２を“Ｈ”にすると、
出力イネーブル信号Ｃの状態値に拘らず、制御回路１４
の出力は“Ｈ”になり、制御回路１３からは制御信号Ｔ
ＥＳＴ１が出力される。従って、制御信号ＴＥＳＴ１を
“Ｈ”に設定すると、ＮＡＮＤゲート７、ＮＯＲゲート
８の出力はいずれも“Ｌ”になる。これにより、Ｐチャ
ネルトランジスタ１０はオンになり、Ｎチャネルトラン
ジスタはオフになる。この場合に、Ｎチャネルトランジ
スタ１１並びにＮＡＮＤゲート７、ＮＯＲゲート８及び
インバータ９を構成するＰチャネルトランジスタのうち
の少なくとも１つに異常であると、電源ＶＤＤから接地
ＧＮＤに貫通電流が流れる。この貫通電流を検出するこ
とにより、異常を検出できる。

【００２１】また、制御信号ＴＥＳＴ２を“Ｈ”にした
まま制御信号ＴＥＳＴ１を“Ｌ”にすると、ＮＡＮＤゲ
ート７、ＮＯＲゲート８の出力はいずれも“Ｈ”となる
。これにより、Ｐチャネルトランジスタ１０はオフとな
り、Ｎチャネルトランジスタ１１はオンとなる。この場
合に、Ｐチャネルトランジスタ１０並びにＮＡＮＤゲー
ト７、ＮＯＲゲート８及びインバータ９を構成するＮチ
ャネルトランジスタのうちの少なくとも１つに異常があ
ると、電源ＶＤＤから接地ＧＮＤに貫通電流が流れる。 この貫通電流を検出することにより、異常を検出できる
。

【００２２】本実施例においては、制御信号ＴＥＳＴ１
，ＴＥＳＴ２の状態値を適宜設定することにより、通常
動作モードと出力回路の検査モードとを切り替えること
ができる。従って、マイクロコンピュータのレジスタ等
を操作する必要がなく、出力回路の検査を容易に実施す
ることができる。

【００２３】図３は本発明の第２の実施例に係る出力回
路の検査回路を示す回路図である。

【００２４】本実施例は、一般的なリセット付きのラッ
チ回路を出力回路とし、この出力回路の前段に、第１の
制御回路３２及び第２の制御回路３１からなる検査回路
を設けたものである。なお、リセット付きラッチ回路は
、例えばレジスタの１ビットの構成要素として使用され
る。

【００２５】第１の制御回路３２は、インバータ２５，
２６と２入力ＡＮＤ２入力ＡＮＤ２入力ＮＯＲゲート２
４とにより構成されている。即ち、ゲート２４の一方の
ＡＮＤゲートには信号Ｄが与えられると共に制御信号Ｔ
ＥＳＴ２がインバータ２５で反転されて与えられるよう
になっている。また、ゲート２４の他方のＡＮＤゲート
には制御信号ＴＥＳＴ１及び制御信号ＴＥＳＴ２が与え
られるようになっている。そして、ゲート２４の出力は
インバータ２６により反転されて、この制御回路３２か
ら出力される。

【００２６】一方、第２の制御回路３１は、インバータ
２２，２３とＮＡＮＤゲート２１とにより構成されてい
る。即ち、ＮＡＮＤゲート２１にはクロック信号ＣＫが
与えられると共に、制御信号ＴＥＳＴ２がインバータ２
３により反転されて与えられるようになっている。そし
て、このＮＯＲゲート２１の出力は、インバータ２２に
より反転されてこの制御回路３１から出力されるように
なっている。

【００２７】リセット付きラッチ回路は、インバータ２
７，３１、クロックドインバータ２８、トランスファー
ゲート２９及びＮＯＲゲート３０により構成されている
。即ち、制御回路３２の出力はトランスファーゲート２
９を介してＮＯＲゲート３０の一方の入力端に与えられ
る。このトランスファーゲート２９は、制御回路３１の
出力に基づいて駆動する。また、ＮＯＲゲート３０の他
方の入力端には、リセット信号ＲＥＳＥＴが与えられる
ようになっている。このＮＯＲゲート３０の出力は、イ
ンバータ３１により反転されて出力されるようになって
いると共に、クロックドインバータ２８を介して前記一
方の入力端に与えられる。このクロックドインバータ２
８のクロック入力端子には、制御回路３１の出力がイン
バータ２７により反転されて与えられるようになってい
る。

【００２８】制御信号ＴＥＳＴ１は“０”又は“１”の
固定レベルの信号であり、第１の制御回路３２に入力さ
れる。また、信号Ｄはデータバス（図示せず）から与え
られる信号である。

【００２９】次に、本実施例の動作について説明する。

【００３０】通常動作モードでは、第１の実施例と同様
に、制御信号ＴＥＳＴ１及び制御信号ＴＥＳＴ２をいず
れも“Ｌ”に設定する。そうすると、制御回路３１の出
力としてクロック信号ＣＫが出力され、制御回路３２の
出力として信号Ｄが出力される。従って、この場合は、
制御回路３１，３２が設けられていない従来のリセット
付きラッチ回路と同様に動作する。

【００３１】制御信号ＴＥＳＴ１を“Ｈ”、制御信号Ｔ
ＥＳＴ２を“Ｈ”に設定すると、制御回路３１の出力は
“Ｌ”、制御回路３２の出力は“Ｈ”になる。この状態
においては、インバータ３１の出力が“１”のときのラ
ッチ回路各部の異常の有無を検査することができる。

【００３２】また、制御信号ＴＥＳＴ１を“Ｌ”に設定
すると共に、制御信号ＴＥＳＴ２を“Ｈ”に設定すると
、制御回路３１の出力は“Ｌ”、制御回路３２の出力は
“Ｌ”になる。この状態においては、インバータ３１の
出力が“０”のときのラッチ回路各部の異常の有無を検
査することができる。

【００３３】

【発明の効果】以上説明したように本発明においては、
第１及び第２の制御信号により制御手段の出力を任意に
設定することができるから、出力回路の検査を容易に実
施することが可能であり、ＣＭＯＳ等により構成された
ゲートの故障を簡単に検出することができる。このため
、確実に消費電力を低減できる高信頼性のシステムを構
成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る出力回路の検査回
路を示す回路図である。

【図２】本発明の第２の実施例に係る出力回路の検査回
路を示す回路図である。

【図３】従来の集積回路装置の出力回路を一例を示す回
路図である。

【符号の説明】

１，２４；２入力ＡＮＤ２入力ＡＮＤ２入力ＮＯＲゲー
ト ４；２入力ＡＮＤ２入力ＮＯＲゲート ７，２１，４１；ＮＡＮＤゲート ８，３０，４２；ＮＯＲゲート １０，１１，４４，４５；トランジスタ１２，４６；出
力端子 １３，１４，３１，３２；制御回路 ２９；トランスファーゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　集積回路装置に設けられてこの集積回
   路装置の出力回路における異常を検査する出力回路の検
   査回路において、データ信号が与えられると共に第１及
   び第２の制御信号が与えられ、この第２の制御信号に基
   づいて前記データ信号及び前記第１の制御信号に基づく
   テスト信号のうちのいずれか一方を前記出力回路に選択
   的に出力する制御手段が設けられていることを特徴とす
   る出力回路の検査回路。