JPH03196541A - 半導体データ処理回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はデータ処理に関し、特に１チツプマイクロコ
ンピユータにおける入出力端子部に利用して有効な半導
体データ処理回路装置を提供するものである。

［従来の技術］ 第２図は例えば三菱電機株式会社発行の８８三菱半導体
データブック８ビットワンチップマイクロコンピュータ
編の２−５１７頁に示された従来のデータ処理装置の等
価回路図で、図において、（１）は高電位電源用端子、
（２）は低電位電源用端子、（３）は人出力ボート端子
、（４）はデータバス、（５）はソースが高電位電源用
端子（１）にドレインが人出ボート端子（３）に接続さ
れる第１のトランジスタを形成するＰ型チャネルエンハ
ンスメント系ＭＯ５ＦＥＴ（以下Ｐチャントランジスタ
と記す）、（６）は人出力ボート端子（３）を出方端子
あるいは入力端子に指定するプログラムにょフて書き込
み可能なレジスタ（以下方向レジスタと記す）であり、
レジスタの内容が“１″に応答して出力端子に指定し、
“０”に応答して入力端子に指定する。（７）は半導体
製造工程中で高電位電源用端子（１）あるいは低電位電
源用端子（２）のどちらか−方に接続が決定されるスイ
ッチング装置、（８）はインバータゲート（１５）を介
した方向レジスタ（６）の出力信号とともにスイッチン
グ装置（７）の出力信号（１６）を入力し、Ｐチャント
ランジスタ（５）のゲートに出力する２入力ＮＡＮＤゲ
ート、（ｌＯ）〜（１３）は方向レジスタ（６）の出力
指定に応答してデータバス（４）の信号を人出力ボート
端子（３）に伝搬する出力制御回路装置を構成している
。（１４）は方向レジスタ（６）の入力指定に応答して
人出力ボート端子（３）の信号をデータバス（４）に伝
搬する入力制御回路装置である。

次に動作について説明する。

Ｐチャントランジスタ（５）はスイッチング装置（７）
か低電位電源用端子（２）に接続選択することにより、
方向レジスタ（６）の内容にかかわらず非導通しく以下
この状態をマスクオプションによるプルアップトランジ
スタ無しと記す）、高電位電源用端子（＋）に選択接続
することにより、Ｐチャントランジスタ（５）は方向レ
ジスタ（６）の入力指定に応答して導通し出力指定に応
答して非導通となる（以下この状態をマスクオプション
によるプルアップトランジスタ有りと記す）。

また、方向レジスタ（６）の入力指定に応答して人出力
ボート端子（３）の信号が入力制御回路装置（１４）を
介してデータバス（４）　に伝搬される。この時、出力
制御回路装置を構成しているＰチャントランジスタ（ｌ
Ｏ）およびＮチャントランジスタ（１１）のゲートはフ
ローティングになっている。

次に、方向レジスタ（６）の出力指定に応答してデータ
バス（４）の信号を出力制御回路装置を介して人出力ボ
ート端子（３）に伝搬する。

この時、入力制御回路装置（１４）は非導通とな７てい
る。

出荷検査時において、人出力ボート端子（３）のリーク
電流チエツクを行なう場合は通常入力モードとし、人出
力ボート端子（３）にＬレベルあるいはＨレベルを印加
し、その時の流れ出すあるいは流れ込む電流を検査して
いるが、マスクオプションによるプルアップトランジス
タ有りでは、端子（３）にＬレベルを印加すると、Ｐチ
ャントランジスタ（５）が導通しているためリークチエ
ツクすることができない。

［発明が解決しようとする課題］ 従来の半導体データ処理回路装置は以上のように構成さ
れていたので、マスクオプションによるプルアップトラ
ンジスタ有りの状態で端子リーク電流か検査できないと
いう問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、マスクオプションによるプルアップトランジ
スタが接続されている端子のリーク電流検査ができる半
導体データ処理回路装置を得ることを目的とする。

［課題を解決するための手段］ この発明に係る半導体データ処理回路装置は、第１のト
ランジスタの導通、非導通切替え専用レジスタ（以下切
換え専用レジスタと記す）を備えたものである。

［作用］ この発明における半導体データ処理回路装置は、切替え
専用レジスタによりマスクオプションによるトランジス
タ有り状態で、方向レジスタの内容にかかわらず第１の
トランジスタを非導通制御する。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図において、前記従来のものと同一符号は同一のものを
示す。図中、（９）は専用レジスタを形成するＰチャン
トランジスタ（５）の導通あるいは非導通を指定するプ
ログラムによって書き込み可能な切替え専用レジスタで
、Ｐチャ二ノトランジスタ（５）はこの切替え専用レジ
スタ（９）の内容の“１”に応答して導通指定し、“０
”に応答して非導通指定する。（１７）はスイッチング
装置（７）の出力信号（１６）とインバータゲート（１
５）を介して方向レジスタ（６）の出力信号と切替え専
用レジスタ（９）の出力信号を入力に、Ｐチャントラン
ジスタ（５）デートを出力する３入力ＮＡＮＤゲートで
ある。

次に、このように構成された回路の動作について説明す
る。

マスクオプションによるプルアップトランジスタ有りの
とき切替え専用レジスタ（９）の非導通指定に応答して
、方向レジスタ（６）の内容にかかわらずＰチャントラ
ンジスタ（５）を非導通する。

次に、切替え専用レジスタ（９）の導通指定においては
、方向レジスタ（６）の内容によりＰチャントランジス
タ（５）を導通、非導通を制御することができる。

出荷検査時において、マスクオプションによるプルアッ
プトランジスタ有りとき、端子リーク電流チエツクを方
向レジスタ（６）の入力端子指定した状態で、プルアッ
プトランジスタを形成しているＰチャントランジスタ（
５）を非導通して検査できる。

また、同一出力形式のボート端子をテスターの引き出し
線に複数ショートさせた状態で、非検査ボート端子は切
替え専用レジスタ（９）により非導通指定し、かつ方向
レジスタ（６）を入力指定することによりテスターの引
き出し線に対してオーブン状態と同等となるので、あた
かも引き出し線には検査端子のみ接続されているように
なる。すなわち、多数ビン存在するボート端子をテスタ
ーの同−引き出し線にショートでき、検査が可能となる
ので、テスターの引き出し線が少なくて済む。

［発明の効果コ 以上のようにこの発明によれば、切替え専用レジスタを
設けたので出荷検査で出力リーク電流検査を容易に精度
良〈実施でき、また複数ボート端子をテスターの同−引
き出し線にショートさせて検査ができ、テスターの引き
出し線が少なくて済み、従来品種にボート拡張した品種
は、製品規格が同じなら同一テスターでかつ同一検査プ
ログラムで出荷検査が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例である半導体データ処理回
路装置の等価回路図、第２図は従来のデータ処理装置の
等価回路図である。 図において（１）は高電位電源用端子、（２）は低電位
電源用端子、（３）は人出力ボート端子、（５）は第１
のトランジスタを形成するＰチャントランジスタ、（６
）は方向レジスタ、（７）はスイッチング装置、（９）
は切替え専用レジスタ、（１７）は３入力ＮＡＮＤゲー
トを示す。 なお、図中、同一符号は同一　又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　半導体製造工程中で高電位点あるいは低電位点のどち
   らか一方に接続が決定されるスイッチング装置とソース
   が高電位点に接続され、前記スイッチング装置の接続電
   位点により導通あるいは非導通が決定する第１のトラン
   ジスタを集積した半導体データ処理回路装置において、
   前記第１のトランジスタの導通、非導通を制御する専用
   の制御信号が前記スイッチング装置の出力信号と共にゲ
   ート手段を介して前記第１のトランジスタのゲートに入
   力され、前記制御信号はプログラムによって書き込み可
   能なレジスタから出力されることを特徴とする半導体デ
   ータ処理回路装置。