JPH03269897A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH03269897A JPH03269897A JP2069146A JP6914690A JPH03269897A JP H03269897 A JPH03269897 A JP H03269897A JP 2069146 A JP2069146 A JP 2069146A JP 6914690 A JP6914690 A JP 6914690A JP H03269897 A JPH03269897 A JP H03269897A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cell
- cell information
- sense amplifiers
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000035945 sensitivity Effects 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 2
- 210000004027 cell Anatomy 0.000 abstract 5
- 210000000352 storage cell Anatomy 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
セル情報を電気的に書き込み可能としたＥＰＲＯＭから
セル情報を読み出す続出装置に関し、低電圧電源及び高
電圧電源のいずれでもＥＰＲＯＭのセル情報を確実に読
出すことを目的とし、記憶セルにはセル選択装置を介し
てセル情報の検出感度の異なる複数のセンスアンプを接
続し、各センスアンプには電源電圧の高低に基づいてそ
の電源電圧に適合するいずれかのセンスアンプを動作さ
せる選択回路を設けて構成する。
セル情報を読み出す続出装置に関し、低電圧電源及び高
電圧電源のいずれでもＥＰＲＯＭのセル情報を確実に読
出すことを目的とし、記憶セルにはセル選択装置を介し
てセル情報の検出感度の異なる複数のセンスアンプを接
続し、各センスアンプには電源電圧の高低に基づいてそ
の電源電圧に適合するいずれかのセンスアンプを動作さ
せる選択回路を設けて構成する。
この発明はセル情報を電気的に書き込み可能としたＥＰ
ＲＯＭからセル情報を読み出す続出装置に関するもので
ある。
ＲＯＭからセル情報を読み出す続出装置に関するもので
ある。
半導体記憶装置では記憶セルに格納されているセル情報
がセンスアンプで読み出されるが、近年の電源電圧の低
電圧化及び低消費電力化にともなってセンスアンプも低
電源電圧で動作するようになっている。
がセンスアンプで読み出されるが、近年の電源電圧の低
電圧化及び低消費電力化にともなってセンスアンプも低
電源電圧で動作するようになっている。
従来、１．５Ｖあるいは３Ｖの低電圧電源で動作するＥ
ＰＲＯＭではそのセル情報を読み出すためにセンスアン
プの判定レベルを低電圧化された電源電圧に対し相対的
に引き上げて対処している。
ＰＲＯＭではそのセル情報を読み出すためにセンスアン
プの判定レベルを低電圧化された電源電圧に対し相対的
に引き上げて対処している。
すなわち、電源電圧が低電圧化されてもセル情報が格納
されるセルトランジスタのしきい値は変化しないため、
電源電圧を低電圧化したセンスアンプにおいても読み出
されたセル情報がＨレベルかＬレベルかを判定するため
の絶対判定レベルは一定であるため、電源電圧に対する
相対判定レベルを引き上げる必要がある。
されるセルトランジスタのしきい値は変化しないため、
電源電圧を低電圧化したセンスアンプにおいても読み出
されたセル情報がＨレベルかＬレベルかを判定するため
の絶対判定レベルは一定であるため、電源電圧に対する
相対判定レベルを引き上げる必要がある。
ところが、上記のように低電圧動作を可能としたＥＰＲ
ＯＭを通常の５ｖの電源すなわち低電圧電源に対する高
電圧電源で動作させると、センスアンプの入力端子電圧
が低電圧動作時に比べて上昇し、その入力端子電圧がセ
ルトランジスタのドレインに印加されてそのセルトラン
ジスタにソフトライトすなわち書き込み動作が生じ、あ
らかじめ設定されているセル情報が誤情報に書き換えら
れるたり、あるいはセル情報が読出不能となるおそれが
あった。
ＯＭを通常の５ｖの電源すなわち低電圧電源に対する高
電圧電源で動作させると、センスアンプの入力端子電圧
が低電圧動作時に比べて上昇し、その入力端子電圧がセ
ルトランジスタのドレインに印加されてそのセルトラン
ジスタにソフトライトすなわち書き込み動作が生じ、あ
らかじめ設定されているセル情報が誤情報に書き換えら
れるたり、あるいはセル情報が読出不能となるおそれが
あった。
この発明の目的は、低電圧電源及び高電圧電源のいずれ
でもＥＰＲＯＭのセル情報を確実に続出可能とする半導
体記憶装置を提供するにある。
でもＥＰＲＯＭのセル情報を確実に続出可能とする半導
体記憶装置を提供するにある。
〔課題を解決するための手段〕
第１図は本発明の原理説明図である。すなわち、記憶セ
ルＴｒｌにはセル選択装置Ｔｒ２を介してセル情報の検
出感度の異なる複数のセンスアンプ１゜２を接続し、各
センスアンプ１，２には電源電圧の高低に基づいてその
電源電圧に適合するいずれかのセンスアンプを動作させ
る選択回路４を設けている。
ルＴｒｌにはセル選択装置Ｔｒ２を介してセル情報の検
出感度の異なる複数のセンスアンプ１゜２を接続し、各
センスアンプ１，２には電源電圧の高低に基づいてその
電源電圧に適合するいずれかのセンスアンプを動作させ
る選択回路４を設けている。
複数のセンスアンプ１，２の中から電源電圧に適合した
センスアンプが選択回路４により選択され、その選択さ
れたセンスアンプで記憶セルＴｒｉからセル情報が読み
出される。
センスアンプが選択回路４により選択され、その選択さ
れたセンスアンプで記憶セルＴｒｉからセル情報が読み
出される。
以下、この発明を具体化した一実施例を第２図に従って
説明する。
説明する。
ＥＰＲＯＭのセルトランジスタＴｒｉのドレインにはセ
ル選択装置を構成するトランジスタＴｒ２のドレインが
接続され、同トランジスタＴｒ２のゲートにアドレスデ
コーダ（図示しない）からＨレベルの信号が入力される
と同トランジスタＴｒ２がオンされてセルトランジスタ
Ｔｒｉにあらかじめ格納されているＨレベルあるいはＬ
レベルのセル情報が読み出される。
ル選択装置を構成するトランジスタＴｒ２のドレインが
接続され、同トランジスタＴｒ２のゲートにアドレスデ
コーダ（図示しない）からＨレベルの信号が入力される
と同トランジスタＴｒ２がオンされてセルトランジスタ
Ｔｒｉにあらかじめ格納されているＨレベルあるいはＬ
レベルのセル情報が読み出される。
トランジスタＴｒ２のソースにはＮチャネルＭＯＳトラ
ンジスタＴｒ３のドレイン及びＰチャネルＭＯＳトラン
ジスタＴｒ４のソースが接続され、トランジスタＴｒ３
のソースは高電圧用センスアンプ１の入力端子に接続さ
れ、トランジスタＴｒ４のドレインは低電圧用センスア
ンプ２の入力端子に接続されている。また、両センスア
ンプ１，２にはセルトランジスタＴｒｌに格納されてい
るセル情報がＨレベルかＬレベルかを判定するための基
準電圧Ｖｓｌが入力されている。
ンジスタＴｒ３のドレイン及びＰチャネルＭＯＳトラン
ジスタＴｒ４のソースが接続され、トランジスタＴｒ３
のソースは高電圧用センスアンプ１の入力端子に接続さ
れ、トランジスタＴｒ４のドレインは低電圧用センスア
ンプ２の入力端子に接続されている。また、両センスア
ンプ１，２にはセルトランジスタＴｒｌに格納されてい
るセル情報がＨレベルかＬレベルかを判定するための基
準電圧Ｖｓｌが入力されている。
高電圧用センスアンプｌの出力端子はＮチャネルＭＯＳ
トランジスタＴｒ５のドレインに接続され、低電圧用セ
ンスアンプ２の出力端子はＰチャネルＭＯＳトランジス
タＴｒ６のソースに接続され、トランジスタＴｒ５のソ
ース及びトランジスタＴｒ６のドレインは出力端子Ｔｏ
に接続されている。
トランジスタＴｒ５のドレインに接続され、低電圧用セ
ンスアンプ２の出力端子はＰチャネルＭＯＳトランジス
タＴｒ６のソースに接続され、トランジスタＴｒ５のソ
ース及びトランジスタＴｒ６のドレインは出力端子Ｔｏ
に接続されている。
トランジスタＴｒ３〜Ｔｒ６のゲートには電源電圧判定
回路３の出力端子が接続され、その電源電圧判定回路３
の一方の入力端子には電源電圧ＶＤＤが供給されるとと
もに、他方の入力端子には電源電圧ＶＤＤが高電圧かあ
るいは低電圧かを判定するための基準電圧Ｖｓ２が供給
されている。そして、電源電圧判定回路３は電源電圧Ｖ
ＤＤが基準電圧Ｖｓ２より高くなるとＨレベルの信号を
出力し、電源電圧ＶＤＤが基準電圧Ｖｓ２より低くなる
とＬレベルの信号を出力する。
回路３の出力端子が接続され、その電源電圧判定回路３
の一方の入力端子には電源電圧ＶＤＤが供給されるとと
もに、他方の入力端子には電源電圧ＶＤＤが高電圧かあ
るいは低電圧かを判定するための基準電圧Ｖｓ２が供給
されている。そして、電源電圧判定回路３は電源電圧Ｖ
ＤＤが基準電圧Ｖｓ２より高くなるとＨレベルの信号を
出力し、電源電圧ＶＤＤが基準電圧Ｖｓ２より低くなる
とＬレベルの信号を出力する。
さて、上記のように構成されたＥＰＲＯＭでは電源電圧
ＶＤＤが高電圧状態となると、電源電圧判定回路３がＨ
レベルの出力信号を出力してトランジスタＴ ｒ３．
Ｔ ｒ５がオンされるため、高電圧用センスアンプ１
が選択される。そして、この状態でアドレスデコーダに
よりトランジスタＴｒ２がオンされてセルトランジスタ
Ｔｒｉが選択されると、同セルトランジスタＴｒｉに格
納されているセル情報がトランジスタＴ ｒ２． Ｔ
ｒ３を介して高電圧用センスアンプ１で読み出され、そ
の出力信号がトランジスタＴｒ５を介して出力端子Ｔｏ
に出力される。
ＶＤＤが高電圧状態となると、電源電圧判定回路３がＨ
レベルの出力信号を出力してトランジスタＴ ｒ３．
Ｔ ｒ５がオンされるため、高電圧用センスアンプ１
が選択される。そして、この状態でアドレスデコーダに
よりトランジスタＴｒ２がオンされてセルトランジスタ
Ｔｒｉが選択されると、同セルトランジスタＴｒｉに格
納されているセル情報がトランジスタＴ ｒ２． Ｔ
ｒ３を介して高電圧用センスアンプ１で読み出され、そ
の出力信号がトランジスタＴｒ５を介して出力端子Ｔｏ
に出力される。
一方、電源電圧ＶＤＤが低電圧状態となると、電源電圧
判定回路３がＬレベルの出力信号を出力してトランジス
タＴ ｒ４． Ｔ ｒ６がオンされるため、低電圧用セ
ンスアンプ２が選択される。そして、この状態でアドレ
スデコーダによりトランジスタＴｒ２がオンされてセル
トランジスタＴｒｉが選択されると、同セルトランジス
タＴｒｉに格納されているセル情報がトランジスタＴ
ｒ２． Ｔ ｒ４を介して低電圧用センスアンプ２で読
み出され、その出力信号がトランジスタＴｒ６を介して
出力端子Ｔｏに出力される。
判定回路３がＬレベルの出力信号を出力してトランジス
タＴ ｒ４． Ｔ ｒ６がオンされるため、低電圧用セ
ンスアンプ２が選択される。そして、この状態でアドレ
スデコーダによりトランジスタＴｒ２がオンされてセル
トランジスタＴｒｉが選択されると、同セルトランジス
タＴｒｉに格納されているセル情報がトランジスタＴ
ｒ２． Ｔ ｒ４を介して低電圧用センスアンプ２で読
み出され、その出力信号がトランジスタＴｒ６を介して
出力端子Ｔｏに出力される。
以上のようにこのＥＰＲＯＭでは、電源電圧■ＤＤを高
電圧あるいは低電圧のいずれで使用してもその電圧に応
じたセンスアンプが自動的に選択される。従って、セル
情報を破壊することなく高電圧あるいは低電圧のいずれ
の電源電圧ＶＤＤにおいても確実にセル情報を読み出す
ことができる。
電圧あるいは低電圧のいずれで使用してもその電圧に応
じたセンスアンプが自動的に選択される。従って、セル
情報を破壊することなく高電圧あるいは低電圧のいずれ
の電源電圧ＶＤＤにおいても確実にセル情報を読み出す
ことができる。
なお、前記実施例ではセンスアンプを選択する選択回路
として電源電圧に基づいてオンもしくはオフされるトラ
ンジスタＴｒ３〜Ｔｒ６を使用したが、その選択回路を
人為的に開閉するスイッチあるいはＥＰＲＯＭの製造工
程においてあらかじめいずれかのセンスアンプを選択す
るように配線するマスクスイッチで構成することもでき
る。
として電源電圧に基づいてオンもしくはオフされるトラ
ンジスタＴｒ３〜Ｔｒ６を使用したが、その選択回路を
人為的に開閉するスイッチあるいはＥＰＲＯＭの製造工
程においてあらかじめいずれかのセンスアンプを選択す
るように配線するマスクスイッチで構成することもでき
る。
以上詳述したように、この発明は低電圧電源及び高電圧
電源のいずれでもＥＰＲＯＭのセル情報を確実に読出す
ことができる優れた効果を発揮する。
電源のいずれでもＥＰＲＯＭのセル情報を確実に読出す
ことができる優れた効果を発揮する。
第１図は本発明の原理説明図、
第２図は本発明の一実施例を示す回路図である。
図中、
Ｔｒｌは記憶セル、
Ｔｒ２はセル選択装置、
１．２はセンスアンプ、
４は選択回路である。
Claims (1)
- １）記憶セル（Ｔｒ１）にはセル選択装置（Ｔｒ２）を
介してセル情報の検出感度の異なる複数のセンスアンプ
（１、２）を接続し、各センスアンプ（１、２）には電
源電圧の高低に基づいてその電源電圧に適合するいずれ
かのセンスアンプを動作させる選択回路（４）を設けた
ことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069146A JPH03269897A (ja) | 1990-03-19 | 1990-03-19 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2069146A JPH03269897A (ja) | 1990-03-19 | 1990-03-19 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03269897A true JPH03269897A (ja) | 1991-12-02 |
Family
ID=13394228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2069146A Pending JPH03269897A (ja) | 1990-03-19 | 1990-03-19 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03269897A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430395A (ja) * | 1990-05-25 | 1992-02-03 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JPH0430396A (ja) * | 1990-05-25 | 1992-02-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0438799A (ja) * | 1990-06-01 | 1992-02-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH05217387A (ja) * | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
-
1990
- 1990-03-19 JP JP2069146A patent/JPH03269897A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430395A (ja) * | 1990-05-25 | 1992-02-03 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JPH0430396A (ja) * | 1990-05-25 | 1992-02-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0438799A (ja) * | 1990-06-01 | 1992-02-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH05217387A (ja) * | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070042543A (ko) | 메모리 비트 라인 세그먼트 아이솔레이션 | |
| KR20010030349A (ko) | 비트 라인 전압에 독립적으로 오프셋 전압을 발생시킬 수있는 반도체 메모리 장치 | |
| KR100392539B1 (ko) | 비휘발성 듀얼 트랜지스터 메모리 셀을 가진 반도체메모리 | |
| KR870002589A (ko) | 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치 | |
| JPH03269897A (ja) | 半導体記憶装置 | |
| US20080165603A1 (en) | Semiconductor memory device having sense amplifier operable as a semi-latch type and a full-latch type based on timing and data sensing method thereof | |
| JPH0313680B2 (ja) | ||
| US7233524B2 (en) | Sense amplifier circuit | |
| JP3889161B2 (ja) | 半導体集積回路装置 | |
| JPH01100797A (ja) | Ｒｏｍ回路 | |
| JP3545444B2 (ja) | 読み出し専用記憶装置 | |
| JP2005085455A (ja) | 列読出し増幅器をパワーゲーティングするための方法およびパワーゲーティングされた列読出し増幅器 | |
| JPH0263276B2 (ja) | ||
| JPH01155595A (ja) | 不揮発性半導体記憶装置 | |
| KR19990088415A (ko) | 센스앰프에부가된부하를감소시켜감지시간을단축시킬수있는반도체장치 | |
| JP3197858B2 (ja) | 半導体メモリ装置 | |
| JPS62165795A (ja) | 半導体記憶装置 | |
| KR100437351B1 (ko) | 저전압에서 동작 가능한 센스증폭기 | |
| JPH0554684A (ja) | 半導体記憶装置 | |
| JPS60197995A (ja) | スタテイツク型ランダムアクセスメモリ | |
| JPH04370969A (ja) | 半導体集積回路 | |
| JPH02285596A (ja) | 半導体不揮発性記憶装置 | |
| JPS60197996A (ja) | スタテイツク型ランダムアクセスメモリ | |
| JPH11185486A (ja) | 半導体メモリ装置 | |
| JPH04328400A (ja) | メモリ装置 |