JPH0326357B2 - - Google Patents
Info
- Publication number
- JPH0326357B2 JPH0326357B2 JP6569682A JP6569682A JPH0326357B2 JP H0326357 B2 JPH0326357 B2 JP H0326357B2 JP 6569682 A JP6569682 A JP 6569682A JP 6569682 A JP6569682 A JP 6569682A JP H0326357 B2 JPH0326357 B2 JP H0326357B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- linear amplifier
- electronic
- voice
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006870 function Effects 0.000 description 11
- 230000005236 sound signal Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
１ (a) 外部から入力される音声を符号化して録
音記憶する録音装置、 (b) 前記録音装置に記憶された内容を読み出して
音声信号に変換し音声を出力する出力装置、 (c) 帰還のための閉ループ内にインバータと前記
閉ループを開くためのアナログ電子スイツチと
を持つ負帰還リニア・アンプ、 (d) 前記閉ループを構成する各信号ラインを電源
にプルアツプ乃至プルダウンするための電子ス
イツチ、 を有することを特徴とする音声記憶機能付電子機
器。
音記憶する録音装置、 (b) 前記録音装置に記憶された内容を読み出して
音声信号に変換し音声を出力する出力装置、 (c) 帰還のための閉ループ内にインバータと前記
閉ループを開くためのアナログ電子スイツチと
を持つ負帰還リニア・アンプ、 (d) 前記閉ループを構成する各信号ラインを電源
にプルアツプ乃至プルダウンするための電子ス
イツチ、 を有することを特徴とする音声記憶機能付電子機
器。
本発明は、外部から入力される音声を符号化し
録音再生する機能を有する音声記憶機能付電子機
器に関し、特にその入出力系のリニア・アンプ回
路に関する。 本発明の目的は、音声記憶機能付電子機器用の
簡単で集積回路化しやすく、しかも低消費電流化
可能なリニア・アンプを得ることである。 なお、本明細書中での「音声」という言葉は、
人の話声、音楽、凝似音等の音響すべてを包含す
る意味で用いる。 近年、電子時計は多機能化が進み、例えばアラ
ーム、タイマー機能を有するものがある。しか
し、これらの機能の報時、警告手段は、メーカー
側で定められた単なる音響であり、ユーザーは好
む好まざるにかかわらず与えられた音響を使用せ
ねばならず、その上、常にその音響が何を意味す
るのが認識記憶しておかねばならない不都合があ
つた。音声記憶機能付電子機器は、この不都合を
解消するために、外部からユーザーが自由に必要
な情報を音声で入力し、適当な時にそれを音声と
して出力する音声記憶機能を有する電子機器であ
る。従つて、この機器は入力される音声信号を増
巾するための入力リニア・アンプ、及び記憶され
た音声を出力するための出力リニア・アンプを要
する。通常、リニア・アンプは、動作バイアス点
が電源電圧の中心付近に設定されるため、無人力
時でも常時バイアス電流が流れ、大きな電流を無
効に消費してしまう。これをなくすためには、リ
ニア・アンプ系の電源を電子スイツチで切り離す
方式がある。しかし、概方式では、前記電子スイ
ツチは、リニア・アンプで消費する全電流を充分
に通過させ得るだけの電流容量を有していなけれ
ばならず、この様なスイツチは形状も大きく、制
御も難しいものになつてしまう。特に、近年電子
機器は小型化が著しく、電源である電池も電流容
量の小さな小型なものになつてきている上、使用
部品の形状等も非常に制限を受けているため、前
記の無入力時のバイアス電流が大きな問題となつ
てくる。 本発明は、前記問題を顧みて、電源を切り離す
ことなく、バイアス電流をカツトする機構を提供
するものである。 第１図は、本発明による音声記憶機能付電子機
器の電子回路の構成例をブロツク図で示したもの
である。 第１図において、１は基準クロツク信号を発生
する発振回路、２は該基準クロツク信号を受けて
必要な信号を作り出す分周回路であり、F1〜Fo
は時計回路、表示回路等の種々の機能回路であ
る。３は制御回路であり、スイツチS1〜Soの入力
を受けて、各機能を制御するために必要な制御信
号を作り出す回路である。４はマイクロホン兼用
スピーカであり、５の本発明によるリニア・アン
プに接続されている。５のリニア・アンプは、制
御回路３からの制御信号STPn・を受けて非動作
状態となり、バイアス電流をカツトして消費電流
を削減する。６はＩ／Ｏ（インプツト・アウトプ
ツト）切替回路である。７は符号化回路であり、
アナログ量で与えられる音声信号（voice in）を
デジタル量に符号化する回路であり、ここで符号
化された信号は、８の録音部に順次格納される。
また、８の録音部は、半導体メモリ、例えばラン
ダム・アクセス・メモリ（RAM）やシフト・レ
ジスタ（SR）等を中心に構成されており、分周
回路２より得られる信号を基準に、読み込み、読
み出しが行なわれる。９は音声信号合成回路であ
り、８の録音部より読み出されたデジタルデータ
からアナログ音声信号（voice out）を合成する
回路である。 第２図は、第１図における、本発明による消費
電流低減出力リニア・アンプの具体例である。 第２図において、１はＣ−MOS・FETで構成
されたインバータ、２は次段のバイポーラ・トラ
ンジスタ（以下、Trと略す）３のドライバとな
るＮチヤンネルMOS・FET（以下、Ｎ−Ch・
MOS・FETと略す）、４は帰還抵抗、５はアナ
ログ電子スイツチであり、以上で帰還のための閉
ループを形成している。さらに、６，７はプルア
ツプ用の電子スイツチであり、８はこの負帰還リ
ニア・アンプで駆動されるスピーカである。ま
た、STPn，voice outは、第１図に準ずる。 今、このアンプを能動状態にする時は信号
STPnは論理レベル「０」であり、電子スイツチ
５はON，６，７はOFFとなり、回路は負帰還リ
ニア・アンプを形成する。このとき、負帰還によ
り自己バイアスがかかり、バイアス点は電源
（VDD−Vss）のほぼ中点となる。このため、１の
インバータ及び２，３のTrでは、バイアス電流
（シヨート電流）が消費されることになる。従つ
てvoice out信号が入力されないときには、アン
プを非能動状態にして、このバイアス電流をカツ
トして、消費電流を低減する。このとき、STPn
は論理レベル「１」にしてスイツチ５をOFF，
６，７をONにする。これにより、負帰還の経路
は切られ、インバータ１の入力はVDDにつられ出
力はVssとなるため、２つTrはOFFし、、により
３のTrのベースはVDDにつられ、Tr３はOFFす
る。以上の様にSTPnを「１」にすることによ
り、インバータ１はデジタル動作をし、Tr２，
３はOFFとなるため、バイアス電流はカツトさ
れる。 第３図は、第１図における、本発明による消費
電流低減出力リニア・アンプの別の具体例であ
る。 第３図において、各回路構成要素は、電子スイ
ツチ７がプルダウンのためのものであることを除
き、第２図に準ずる。第２図と同様このアンプを
非能動状態にする時は、STPnを「１」にして、
電子スイツチ５をOFF，６，７をONとする。
Tr２，３はOFFするように、それぞれ電子スイ
ツチ６，７により、ゲート又はベースを電源につ
られ、Tr３がOFFするために、インバータ１の
入力は、スピーカ８のボイスコイル及び帰還抵抗
４を通じてVssにつられる。以上により、STPn
を「１」にすることにより、インバータ１はデジ
タル動作をし、Tr２，３はOFFとなるため、バ
イアス電流はカツトされる。 以上の様に、本発明によれば、音声を出力しな
いときは、制御信号１本でアンプを非能動状態に
して、消費電流を低減することができる。本構成
例にも見られる様に、アンプ構成の大部分がIC
化可能であり、消費電流も小さいので、本発明は
特に腕時計等の小型携帯機器に有効な手段となり
得る。
録音再生する機能を有する音声記憶機能付電子機
器に関し、特にその入出力系のリニア・アンプ回
路に関する。 本発明の目的は、音声記憶機能付電子機器用の
簡単で集積回路化しやすく、しかも低消費電流化
可能なリニア・アンプを得ることである。 なお、本明細書中での「音声」という言葉は、
人の話声、音楽、凝似音等の音響すべてを包含す
る意味で用いる。 近年、電子時計は多機能化が進み、例えばアラ
ーム、タイマー機能を有するものがある。しか
し、これらの機能の報時、警告手段は、メーカー
側で定められた単なる音響であり、ユーザーは好
む好まざるにかかわらず与えられた音響を使用せ
ねばならず、その上、常にその音響が何を意味す
るのが認識記憶しておかねばならない不都合があ
つた。音声記憶機能付電子機器は、この不都合を
解消するために、外部からユーザーが自由に必要
な情報を音声で入力し、適当な時にそれを音声と
して出力する音声記憶機能を有する電子機器であ
る。従つて、この機器は入力される音声信号を増
巾するための入力リニア・アンプ、及び記憶され
た音声を出力するための出力リニア・アンプを要
する。通常、リニア・アンプは、動作バイアス点
が電源電圧の中心付近に設定されるため、無人力
時でも常時バイアス電流が流れ、大きな電流を無
効に消費してしまう。これをなくすためには、リ
ニア・アンプ系の電源を電子スイツチで切り離す
方式がある。しかし、概方式では、前記電子スイ
ツチは、リニア・アンプで消費する全電流を充分
に通過させ得るだけの電流容量を有していなけれ
ばならず、この様なスイツチは形状も大きく、制
御も難しいものになつてしまう。特に、近年電子
機器は小型化が著しく、電源である電池も電流容
量の小さな小型なものになつてきている上、使用
部品の形状等も非常に制限を受けているため、前
記の無入力時のバイアス電流が大きな問題となつ
てくる。 本発明は、前記問題を顧みて、電源を切り離す
ことなく、バイアス電流をカツトする機構を提供
するものである。 第１図は、本発明による音声記憶機能付電子機
器の電子回路の構成例をブロツク図で示したもの
である。 第１図において、１は基準クロツク信号を発生
する発振回路、２は該基準クロツク信号を受けて
必要な信号を作り出す分周回路であり、F1〜Fo
は時計回路、表示回路等の種々の機能回路であ
る。３は制御回路であり、スイツチS1〜Soの入力
を受けて、各機能を制御するために必要な制御信
号を作り出す回路である。４はマイクロホン兼用
スピーカであり、５の本発明によるリニア・アン
プに接続されている。５のリニア・アンプは、制
御回路３からの制御信号STPn・を受けて非動作
状態となり、バイアス電流をカツトして消費電流
を削減する。６はＩ／Ｏ（インプツト・アウトプ
ツト）切替回路である。７は符号化回路であり、
アナログ量で与えられる音声信号（voice in）を
デジタル量に符号化する回路であり、ここで符号
化された信号は、８の録音部に順次格納される。
また、８の録音部は、半導体メモリ、例えばラン
ダム・アクセス・メモリ（RAM）やシフト・レ
ジスタ（SR）等を中心に構成されており、分周
回路２より得られる信号を基準に、読み込み、読
み出しが行なわれる。９は音声信号合成回路であ
り、８の録音部より読み出されたデジタルデータ
からアナログ音声信号（voice out）を合成する
回路である。 第２図は、第１図における、本発明による消費
電流低減出力リニア・アンプの具体例である。 第２図において、１はＣ−MOS・FETで構成
されたインバータ、２は次段のバイポーラ・トラ
ンジスタ（以下、Trと略す）３のドライバとな
るＮチヤンネルMOS・FET（以下、Ｎ−Ch・
MOS・FETと略す）、４は帰還抵抗、５はアナ
ログ電子スイツチであり、以上で帰還のための閉
ループを形成している。さらに、６，７はプルア
ツプ用の電子スイツチであり、８はこの負帰還リ
ニア・アンプで駆動されるスピーカである。ま
た、STPn，voice outは、第１図に準ずる。 今、このアンプを能動状態にする時は信号
STPnは論理レベル「０」であり、電子スイツチ
５はON，６，７はOFFとなり、回路は負帰還リ
ニア・アンプを形成する。このとき、負帰還によ
り自己バイアスがかかり、バイアス点は電源
（VDD−Vss）のほぼ中点となる。このため、１の
インバータ及び２，３のTrでは、バイアス電流
（シヨート電流）が消費されることになる。従つ
てvoice out信号が入力されないときには、アン
プを非能動状態にして、このバイアス電流をカツ
トして、消費電流を低減する。このとき、STPn
は論理レベル「１」にしてスイツチ５をOFF，
６，７をONにする。これにより、負帰還の経路
は切られ、インバータ１の入力はVDDにつられ出
力はVssとなるため、２つTrはOFFし、、により
３のTrのベースはVDDにつられ、Tr３はOFFす
る。以上の様にSTPnを「１」にすることによ
り、インバータ１はデジタル動作をし、Tr２，
３はOFFとなるため、バイアス電流はカツトさ
れる。 第３図は、第１図における、本発明による消費
電流低減出力リニア・アンプの別の具体例であ
る。 第３図において、各回路構成要素は、電子スイ
ツチ７がプルダウンのためのものであることを除
き、第２図に準ずる。第２図と同様このアンプを
非能動状態にする時は、STPnを「１」にして、
電子スイツチ５をOFF，６，７をONとする。
Tr２，３はOFFするように、それぞれ電子スイ
ツチ６，７により、ゲート又はベースを電源につ
られ、Tr３がOFFするために、インバータ１の
入力は、スピーカ８のボイスコイル及び帰還抵抗
４を通じてVssにつられる。以上により、STPn
を「１」にすることにより、インバータ１はデジ
タル動作をし、Tr２，３はOFFとなるため、バ
イアス電流はカツトされる。 以上の様に、本発明によれば、音声を出力しな
いときは、制御信号１本でアンプを非能動状態に
して、消費電流を低減することができる。本構成
例にも見られる様に、アンプ構成の大部分がIC
化可能であり、消費電流も小さいので、本発明は
特に腕時計等の小型携帯機器に有効な手段となり
得る。
第１図：本発明による音声記憶機能付電子機器
の電子回路構成例、第２図：本発明による出力リ
ニア・アンプの具体例、第３図：本発明による出
力リニア・アンプの別の具体例。
の電子回路構成例、第２図：本発明による出力リ
ニア・アンプの具体例、第３図：本発明による出
力リニア・アンプの別の具体例。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065696A JPS58182581A (ja) | 1982-04-20 | 1982-04-20 | 音声記憶機能付電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57065696A JPS58182581A (ja) | 1982-04-20 | 1982-04-20 | 音声記憶機能付電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182581A JPS58182581A (ja) | 1983-10-25 |
| JPH0326357B2 true JPH0326357B2 (ja) | 1991-04-10 |
Family
ID=13294427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57065696A Granted JPS58182581A (ja) | 1982-04-20 | 1982-04-20 | 音声記憶機能付電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182581A (ja) |
-
1982
- 1982-04-20 JP JP57065696A patent/JPS58182581A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58182581A (ja) | 1983-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6233556B2 (ja) | ||
| JPH0326357B2 (ja) | ||
| JPS61210599A (ja) | 録音機能付電子機器 | |
| US4500211A (en) | Audibly announcing apparatus with power saving feature | |
| JPH05720B2 (ja) | ||
| JPS58218677A (ja) | 音声記憶機能付電子機器 | |
| JPH0125354Y2 (ja) | ||
| JPS5866893A (ja) | 録音機能付アラ−ム時計 | |
| JPS5861489A (ja) | 音声記憶機能付電子時計 | |
| JP2605663B2 (ja) | 録音機能付電子機器 | |
| KR960007961Y1 (ko) | 어학 연습용 시계 장치 | |
| JPS59145989A (ja) | 録音再生機能付電子時計 | |
| JPS55134388A (en) | Electronic wrist watch system playing melody | |
| JP3156965B2 (ja) | 固体再生装置 | |
| JPS5944683A (ja) | 電子時計 | |
| JPH0623994Y2 (ja) | アラーム時計 | |
| JP2501053Y2 (ja) | 音響機器 | |
| JPS6072400A (ja) | 発音体駆動装置 | |
| JPS61163394A (ja) | 音声発生装置 | |
| JP2698823B2 (ja) | ダイナミックメモリのリフレッシュ装置 | |
| JPS59193387A (ja) | 音声記憶機能付電子時計 | |
| JPS62270099A (ja) | 録音再生装置 | |
| JPH0550000B2 (ja) | ||
| JPS59193389A (ja) | 音声記憶機能付電子時計 | |
| JPS6212600B2 (ja) |