JPH03259405A - ピーク検出回路および方法 - Google Patents
ピーク検出回路および方法Info
- Publication number
- JPH03259405A JPH03259405A JP2057025A JP5702590A JPH03259405A JP H03259405 A JPH03259405 A JP H03259405A JP 2057025 A JP2057025 A JP 2057025A JP 5702590 A JP5702590 A JP 5702590A JP H03259405 A JPH03259405 A JP H03259405A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- procedure
- output
- delay
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000001934 delay Effects 0.000 claims abstract description 8
- 230000000630 rising effect Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 17
- 230000003321 amplification Effects 0.000 claims 2
- 230000004069 differentiation Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はピーク検出回路および方法、特に、磁気記憶シ
ステムにおけるピーク検出回路および方法に関する。
ステムにおけるピーク検出回路および方法に関する。
〔従来の技術〕
従来のピーク検出回路は、磁気ヘッドの読み出し信号を
増幅する増幅器と、前記増幅器の出力信号を微分する微
分器と、前記微分器の出力信号の零交差点を検出するコ
ンパレータと、前記コンパレータ出力パルスの立上り／
立下りの両エツジで所定の時間幅のパルスを発生するパ
ルサーとを含んで構成される。
増幅する増幅器と、前記増幅器の出力信号を微分する微
分器と、前記微分器の出力信号の零交差点を検出するコ
ンパレータと、前記コンパレータ出力パルスの立上り／
立下りの両エツジで所定の時間幅のパルスを発生するパ
ルサーとを含んで構成される。
ここで、磁気ヘッドからの再生信号が何らかの原因（例
えば書き込み電流の記録タイミングのズレや、外部磁界
の影響による波形歪等）で波形が歪んだ場合、再生波形
のピークがずれてしまい、ピーク検出回路出力パルス信
号も同様にピークがずれる。
えば書き込み電流の記録タイミングのズレや、外部磁界
の影響による波形歪等）で波形が歪んだ場合、再生波形
のピークがずれてしまい、ピーク検出回路出力パルス信
号も同様にピークがずれる。
更に、ピーク検出回路においても、微分器、コンパレー
タ、パルサーの各回路にピークタイミングがずれる原因
があるため、再生波形のピークタイミングすれと重なり
、結果としてデータ再生時の動作マージンが著しく低下
する。
タ、パルサーの各回路にピークタイミングがずれる原因
があるため、再生波形のピークタイミングすれと重なり
、結果としてデータ再生時の動作マージンが著しく低下
する。
上述した従来のピーク検出回路は、データ再生時の動作
マージンが低下するという欠点があった。
マージンが低下するという欠点があった。
本発明のピーク検出回路は、磁気ヘッドの読み出し信号
を増幅する増幅器と前記増幅器の出力信号を微分する微
分器と前記微分器の出力信号の零交差点を検出するコン
パレータとを含むピーク検出回路において、 （Ａ）前記コンパレータの正極性出力パルスの立上りく
または立下り）エッジで所定のパルス幅のパルスを発生
する第１のパルサー （Ｂ）前記コンパレータの負極性出力パルスの立上り（
または立下り）エツジで所定のパルス幅のパルスを発生
する第２のパルサー （Ｃ）前記第１のパルサーの出力パルスを一定時間遅延
する第１の遅延回路、 （Ｄ）前記第２のパルサーの出力パルスを、制御信号に
よって定まる遅延時間だけ遅延する第２の遅延回路、 （Ｅ）前記第１と第２の遅延回路の出力パルスの論理和
をとるオア回路、 （Ｆ）ヘッドアドレス信号により制御されるＲＯＭ （Ｇ）前記ＲＯＭの出力信号を前記制御信号として前記
第２の遅延回路に向けて送出する手段、とを含んで構成
される。
を増幅する増幅器と前記増幅器の出力信号を微分する微
分器と前記微分器の出力信号の零交差点を検出するコン
パレータとを含むピーク検出回路において、 （Ａ）前記コンパレータの正極性出力パルスの立上りく
または立下り）エッジで所定のパルス幅のパルスを発生
する第１のパルサー （Ｂ）前記コンパレータの負極性出力パルスの立上り（
または立下り）エツジで所定のパルス幅のパルスを発生
する第２のパルサー （Ｃ）前記第１のパルサーの出力パルスを一定時間遅延
する第１の遅延回路、 （Ｄ）前記第２のパルサーの出力パルスを、制御信号に
よって定まる遅延時間だけ遅延する第２の遅延回路、 （Ｅ）前記第１と第２の遅延回路の出力パルスの論理和
をとるオア回路、 （Ｆ）ヘッドアドレス信号により制御されるＲＯＭ （Ｇ）前記ＲＯＭの出力信号を前記制御信号として前記
第２の遅延回路に向けて送出する手段、とを含んで構成
される。
次に、本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図に示すピーク検出回路は、磁気ヘッド１の読み出
し信号を増幅しフィルタする増幅器／フィルタ２と増幅
器／フィルタ２の出力信号Ａを微分する微分器３と微分
器３の出力信号Ｂの零交差点を検出するコンパレータ４
とを含むピーク検出回路において、 （Ａ）コンパレータ４の正極性出力パルスＣの立上リ（
または立下り）エツジで所定のパルス幅のパルスＥを発
生する第１のパルサー５、（Ｂ）コンパレータ４の負極
性出力パルスにの立上り（または立下り）エツジで所定
のパルス幅のパルスＤを発生する第２のパルサー６、（
Ｃ）パルサー５の出力パルスＥを一定時間遅延する第１
の遅延回路７、 （Ｄ）パルサー６の出力パルスＤを、制御信号Ｈによっ
て定まる遅延時間だけ遅延する第２の遅延回路８、 （Ｅ）遅延回路７，８の出力パルスＦ、Ｇの論理和をと
るオア回路９、 （Ｆ）ヘッドアドレス信号■により制御されるＲＯＭＩ
Ｏｌ （Ｇ）ＲＯＭＩＯの出力信号を制御信号Ｈとして遅延回
路８に向けて送出する手段、 とを含んで構成される。
し信号を増幅しフィルタする増幅器／フィルタ２と増幅
器／フィルタ２の出力信号Ａを微分する微分器３と微分
器３の出力信号Ｂの零交差点を検出するコンパレータ４
とを含むピーク検出回路において、 （Ａ）コンパレータ４の正極性出力パルスＣの立上リ（
または立下り）エツジで所定のパルス幅のパルスＥを発
生する第１のパルサー５、（Ｂ）コンパレータ４の負極
性出力パルスにの立上り（または立下り）エツジで所定
のパルス幅のパルスＤを発生する第２のパルサー６、（
Ｃ）パルサー５の出力パルスＥを一定時間遅延する第１
の遅延回路７、 （Ｄ）パルサー６の出力パルスＤを、制御信号Ｈによっ
て定まる遅延時間だけ遅延する第２の遅延回路８、 （Ｅ）遅延回路７，８の出力パルスＦ、Ｇの論理和をと
るオア回路９、 （Ｆ）ヘッドアドレス信号■により制御されるＲＯＭＩ
Ｏｌ （Ｇ）ＲＯＭＩＯの出力信号を制御信号Ｈとして遅延回
路８に向けて送出する手段、 とを含んで構成される。
第２図は第１図に示すピーク検出回路の動作を説明する
ための波形図である。
ための波形図である。
出力信号Ａは、実線が正常な場合であり、破線は異常な
場合を示している。
場合を示している。
オア回路９の出力信号Ｊは、実線で示した等間隔のパル
スが得られ、遅延制御が行なわれない場合は破線で示し
た非対称なパルスとなる。
スが得られ、遅延制御が行なわれない場合は破線で示し
た非対称なパルスとなる。
本発明のピーク検出回路および方法は、正極性パルスと
負極性パルスの時間差を事前に検出し、この時間差に対
応して片方の極性のパルスの遅延時間を可変とすること
により、動作マージンを向上できるという効果がある。
負極性パルスの時間差を事前に検出し、この時間差に対
応して片方の極性のパルスの遅延時間を可変とすること
により、動作マージンを向上できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すピーク検出回路の動作を説明するための波
形図である。 １・・・・−・磁気ヘッド、２・・・・・・増幅器／フ
ィルタ、３・・・・・・微分器、４・・・・・・コンパ
レータ、５，６・・・・・・パルサー、７，８・・・・
・・遅延回路、９・・・・・−オア回路、１０・・・・
・・ＲＯＭ。
第１図に示すピーク検出回路の動作を説明するための波
形図である。 １・・・・−・磁気ヘッド、２・・・・・・増幅器／フ
ィルタ、３・・・・・・微分器、４・・・・・・コンパ
レータ、５，６・・・・・・パルサー、７，８・・・・
・・遅延回路、９・・・・・−オア回路、１０・・・・
・・ＲＯＭ。
Claims (3)
- （１） 磁気ヘッドの読み出し信号を増幅する増幅器と前記増幅
器の出力信号を微分する微分器と前記微分器の出力信号
の零交差点を検出するコンパレータとを含むピーク検出
回路において、 （Ａ）前記コンパレータの正極性出力パルスの立上り（
または立下り）エッジで所定のパルス幅のパルスを発生
する第１のパルサー、 （Ｂ）前記コンパレータの負極性出力パルスの立上り（
または立下り）エッジで所定のパルス幅のパルスを発生
する第２のパルサー、 （Ｃ）前記第１のパルサーの出力パルスを一定時間遅延
する第１の遅延回路、 （Ｄ）前記第２のパルサーの出力パルスを、制御信号に
よって定まる遅延時間だけ遅延する第２の遅延回路、 （Ｅ）前記第１と第２の遅延回路の出力パルスの論理和
をとるオア回路、 （Ｆ）ヘッドアドレス信号により制御されるＲＯＭ、 （Ｇ）前記ＲＯＭの出力信号を前記制御信号として前記
第２の遅延回路に向けて送出する手段、とを含むことを
特徴とするピーク検出回路。 - （２） 磁気ヘッドの読み出し信号を増幅する増幅手順と前記増
幅手順の出力信号を微分する微分手順と前記微分手順の
出力信号の零交差点を検出するコンパレート手順とを含
むピーク検出方法において、 （Ａ）前記コンパレート手順で得られる正極性出力パル
スの立上り（または立下り）エッジで所定のパルス幅の
パルスを発生する第１のパルシング手順、 （Ｂ）前記コンパレート手順で得られる負極性出力パル
スの立上り（または立下り）エッジで所定のパルス幅の
パルスを発生する第２のパルシング手順、 （Ｃ）前記第１のパルシング手順の出力パルスを一定時
間遅延する第１の遅延手順、 （Ｄ）前記第２のパルシング手順の出力パルスを、制御
信号によって定まる遅延時間だけ遅延する第２の遅延手
順、 （Ｅ）前記第１と第２の遅延手順の出力パルスの論理和
をとるオア手順、 とを含むことを特徴とするピーク検出方法。 - （３） ヘッドアドレス信号により制御される記憶手順と、前記
記憶手順の出力信号を制御信号とする手順とを含む請求
項（２）記載のピーク検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057025A JPH03259405A (ja) | 1990-03-07 | 1990-03-07 | ピーク検出回路および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057025A JPH03259405A (ja) | 1990-03-07 | 1990-03-07 | ピーク検出回路および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259405A true JPH03259405A (ja) | 1991-11-19 |
Family
ID=13043893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057025A Pending JPH03259405A (ja) | 1990-03-07 | 1990-03-07 | ピーク検出回路および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03259405A (ja) |
-
1990
- 1990-03-07 JP JP2057025A patent/JPH03259405A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| JPH03259405A (ja) | ピーク検出回路および方法 | |
| JP2828052B2 (ja) | Ｍｒヘッド用の再生信号波形制御装置 | |
| JPH04137203A (ja) | 磁気記録再生装置のデータ再生装置 | |
| JPS58159216A (ja) | 記録方式 | |
| JPH0449504A (ja) | 磁気記憶装置のピーク検出回路 | |
| KR940006925Y1 (ko) | 하드디스크 드라이브의 펄스검출 제어회로 | |
| JPS63234402A (ja) | 磁気記録再生装置 | |
| JPS60193175A (ja) | ヘツドの位置決め方式 | |
| JP2615539B2 (ja) | データ整形回路 | |
| JP3057281B2 (ja) | 再生波形補償回路 | |
| JPH0449505A (ja) | 磁気記憶装置のピーク検出回路 | |
| JPH01125704A (ja) | 磁気記録再生装置 | |
| JPH01201806A (ja) | フロッピーディスク装置のデータ再生回路 | |
| JPH04119574A (ja) | シーク制御方法 | |
| JPH03237603A (ja) | 磁気ディスク装置のピーク検出回路 | |
| JPH0287367A (ja) | 磁気ディスク装置 | |
| JPS61162803A (ja) | 磁気記録再生回路 | |
| JPH01165004A (ja) | 磁気記録再生装置の再生回路 | |
| JPH07254106A (ja) | セクタサーボ方式の磁気ディスク装置 | |
| JPH0584716B2 (ja) | ||
| JPH0322671B2 (ja) | ||
| JPH02793B2 (ja) | ||
| JPS58146014A (ja) | 磁気記憶装置 | |
| JPH09139010A (ja) | 磁気記録再生装置におけるダビング方法 |