JPH03255377A - 集積回路の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の試験装置に関し、特にＤＵＴ（ＤＥ
ＶＩＣＥ　　ＵＮＤＥＲＴＥ８Ｔ）Ｋ電圧ｔ−印加する
ピンエレクトロニクスのドライバに関する。

〔従来の技術〕

一般にＤＵＴの機能試験では、その入力端子に印加する
電圧波形は、試験装置に装備されるピンエレクトロニク
スのドライバから得ており、またこのドライバ電圧は、
高速での波形を生成するが為に、近年では除々に低電圧
（現在は＋ＩＯＶ〜−ＩＯＶ程度以下）化されてきてい
る。しかしながらＤＵＴでは、高速機能試験も必要では
あるが、ＬＳＩの端子数を低減する為に３厘以上の電圧
入力を行い、例えばＯｖ〜５ｖでは通常の機能動作、１
５Ｖでは特殊な動作を行う等という種類が少なくない。

第４図及び第５図は、従来技術の３値以上でＤＵＴの機
能試験を示す実施例のブロック図である。

ここで、ｌ・・・・・−試験装置、２・−・・・・ピン
エレクトロニクス、３１・・・・・・第１ドライバ、３
２・・・・・・第２ドライバ、３３・・・−・・第３ド
ライバ、３４・−・・・・第４ドライバ、３５・・・・
・・高電圧ドライバ、４・・・・・・ドライバ出力とテ
ストボードを接続する機構（以下、接続機構と称す）、
５・・・・・・ＤＵＴを装着するテストボ−ド（以下、
テストボードと称す）、６・・・・・・テストボード上
で接続機構からのドライバ出力とＤＵＴとの電気的接続
を行う線（以下、接続線と称す）、７１・・・・・・Ｄ
ＵＴの第１入力ピン（以下、第１人力ビンと称す）、７
２・・・・−・ＤＵＴの第２人カヒ・ン（以下、ｆ８２
人カ人力と称す）、７３・・・・・・ＤＵＴの第３人力
ビン（以下、第３人力ビンと称す）、７４・・・−・・
ＤＵＴの第４人力ビン（以下、第４人力ビンと称す）、
８・・・・・・ＤＵＴ、９・・・・−・テストボード上
に構成するドライバ入力電圧を特定ｌ率倍に増幅するア
ンプ（以下、０倍アンプと称す）、である。

尚、本明細書では、説明の便宜上ドライバ、並びにＤＵ
Ｔ等について、そのチャネル数を４とした。

１種類で３１１１以上の電圧入力により機能試験を行う
ＤＵＴ８は、例えばＲＯＭ（ＲＥＡＤ　　０ＮＬＹ　　
ＭＥＭＯＲＹ）、或いはＰ−几ＯＭ（ＰＲＯＧＲ人ＭＡ
ＲＬＥ　　凡ＯＭ）を内蔵するロジックＬＳＩであり、
１本の入力端子について実使用状態で試験する場合は、
ＤＵＴ８の電源電圧と同等の電圧振幅による機能試験の
ドライバ出力を印加し、また実使用状態ではないが、Ｄ
ＵＴ８の内部状態を特殊テストモードに設定する為、或
いはＰ−ＲＯＭの書き込みモードにする為に、高電圧振
幅による機能試験のドライバ出力を印加する。この種の
ＤＵＴ８を試験する為に従来では、第４図または第５図
による構成をとっていた。

先ず第４図では、試験装置ｌのピンエレクトロニクス２
より、ＤＵＴ８に高電圧振幅を与えない入力ビン、即ち
第１入カビン７１〜第３人カビン７３は、振幅レベルが
低い（〜ＩＯＶ程度）ドライバ、即ちＫｌドライバ３１
−第３ドライバ３３を接続機構４並びにテストボード５
上の接続線６により接続し、また高電圧を与える入力ビ
ン、即ち第４人力ビン７４には、予め試験装置ｌに高電
圧を与える目的で内蔵した振幅レベルが高い（１０■以
上）ドライバ、即ち高電圧ドライバ３５を接続機構４並
びにテストボード５上の接続線６により接続し試験して
いた。

また第５図では、試験装置ｌのピンエレクトロニクス２
の上のドライバは、第１ドライバ３１〜＄４ドライバ３
４で構成され、即ち全てについて振幅レベルが低いドラ
イバで構成され、ＤＵＴｓに高電圧を与えない入力ビン
、即ち第」入力ビン７１〜第３人カピン７３は、接続機
構４並びにテストボード５上の接続線６により直接に接
続し、また高電圧を与える入力ビン、即ち第４人力ビン
７４には、低電圧ドライバであるところの第４ドライバ
３４の出力を接続機構４を経て、テストボード５上の０
倍アンプ９に与え、０倍アンプ９で振幅レベルを高＜（
ＩＯＶ以上）し、第４ドライバ３４の出力を昇圧して、
これを接続線６により接続し試験していた。

〔発明が解決しようとする課題〕

上述の集積回れ験装置で１種類で３値以上の試験を行う
場合、第４図では、試験装置ｌのピンエレクトロニクス
２の一部に高電圧ドライバ３５を内蔵する為、試験治具
、即ちテストボード５の配線手法は簡便である。しかし
高電圧ドライバ３５は、そのドライバ特性が第１ドライ
バ３１等に比較して劣り、数多く内蔵ができない為ドラ
イバの端子数が制限され、また高電圧不用のＤＵＴ８、
即ち２値のみで試験する場合、この高電圧ドライバ３５
の特性が劣るところから、これを避けてテストボード５
の配線を行うという欠点がある。上述の高電圧ドライバ
３５の特性が劣る要因は、振幅レベルを高くするが為、
ドライバを構成する部品に制限が生じ、その結果として
ドライバ出力の立ち上がり、或いは立ち下がシ特性が劣
化するところにある。即ち高周波によるドライバ振幅が
得られない欠点がある。

また第５図では、試験装置１のピンエレクトロニクス２
は、その全てが高周波で動作可能である低電圧ドライバ
、即ち！１ドライバ３１〜第４ドライバ３４で構成され
ており、従って高電圧不用のＤＵＴ８を試験する場合は
全く問題無いが、高電圧を必要とするＤＵＴ８、即ち３
値以上のドライバ電圧を必要とする場合、ピンエレクト
ロニクス２からは高電圧が得られない為、結果としてテ
ストボード５上で高電圧変換を行わなければならない。

この場合、ＤＵＴ８の電源電圧でのドライバ電圧で試験
する場合に於いても、必ず０倍アンプを通過する事を考
慮に入れて試験プログラムを構築しなければならず、ま
た０倍アンプ９はは、試験装置ｌでの自己診断機能で不
具合を検出する事が不可能であり、テストボード５の信
頼性を著しく低下させてしまう欠点がめる。仮にテスト
ボード５上に何か特殊な治具を接続して診断するとして
も、ＤＵＴｓの測定品種が変わる度にテストボード５の
診断を行わなくてはならず合理的で無い事が明白である
。

ｃｎ’ｔｉｉｉを解決する為の手段〕 本発明による集積回路の試験装置は、ＤＵＴの入力端子
１チヤネルあたりに、高周波で振幅可能の低電圧ドライ
バと、低周波ながら高振幅レベルの高電圧ドライバの双
方を、並列、或いは直列に具備している。

夫々のドライバを並列に具備した場合では、ドライバへ
の設定電圧（振幅レベル）と振幅時間情報（テストパタ
ーン）の入力データは、低電圧ドライバと高電圧ドライ
バ双方が共有する手段と、ＤＵＴへの出力は、低電圧ド
ライバと高電圧ドライバ出力の夫々に接続スイッチを具
備する事をもって、夫々のドライバの一方を選択せしめ
る手段を有し、高電圧ドライバは、前記入力データに対
しｎ倍の電圧を出力する事を特徴とする。

夫々のドライバを直列に具備し之場合では、低電圧ドラ
イバの出力側に具備した接続スイッチに対して並列に高
電圧ドライバを具備し、高電圧ドライバの入力側に低電
圧ドライバの出力側に具備した接続スイッチの低電圧ド
ライバ側に入力接続を行う手段の接続スイッチを具備し
、また高電圧ドライバの出力側に低電圧ドライバの出力
側に具備した接続スイッチのＤＵＴ＠に出力接続を行う
手段の接続スイッチを具備する事をもって、夫々のドラ
イバの一方を選択せしめる手段を有し、高電圧ドライバ
は、低電圧ドライバ出力のｎ倍の電圧を出力する事を特
徴とする。

〔実ｍ列〕

第１図は本発明の第１の実施例による３値以上でのＤＵ
Ｔの機能試験を示アブロック図である。

ピンエレクトロニクス２は低電圧ドライバと高電圧ドラ
イバとを並列に接続している。

ここで第ｉｎ倍ドライバの番号について、その入力の形
態が異なる為、第１図では３６番、第２図では３５１番
とした。第２〜第４ｎ倍ドライバも同様である。

なお以下の説明では、ＤＵＴ８の入力ビンの夫々に接続
されるブロックについて、ｆＪ／ｆＪ１人力ビン７人力
ビン式１るプロ、りを第１チヤネル、第２人力ビン７２
に接続されるブロックを第２チヤネル、第３人力ビン７
３に接続されるブロックを第３チヤネル、第４人力ビン
７４に接続されるプロ、りを第４チヤネル、と称す。

並列接続したドライバのうち第１チヤネルの低電圧ドラ
イバである第１ドライバ３１と、高電圧ドライバである
第１ｎ倍ドライバ３６について、その入力データである
第１ドライバＨｉレベルリフアレンス人力３２１と、第
１ドライバテストパターン人力３３１と、第１ドライバ
ＬＯレベルリフアレンス入力３４１とを夫々共有する。

同様に、第２チヤネル〜第４チヤネルも入力データを共
有する。

ＤＵＴ８に対してのドライバ出力は、第１チヤネルでは
第１ドライバ３１と第１ｎ倍ドライバ３６について、そ
の夫々の出力側に第１ドライバ接続スイツチ３０１と第
１ｎ倍ドライバ接続スイッチ３１１を有し、夫々のスイ
ッチについて一方が短絡する場合、他方は必ず開放する
様に構成される。

これにより第１ドライバ３１と第１ｒ１倍ドライバ３６
の何れかの出力をＤＵＴｓ側に印加する事ができる。但
し、ＤＵＴ８では、場合によってドライバに対し開放状
態にしなくてはならない。この場合には、当然双方の接
続スイッチ、即ち第１ドライバ接続スイツチ３０１と第
１ｎ倍ドライバ接続スイ、チ３１１の両方が開放となる
。従って以上より、双方のドライバ出力が同時に短絡し
ない様に構成される。第２チヤネル〜第４チヤネルの接
続スイッチも同様に構成される。

またドライバの振幅レベルでは、第１ドライバ３１は、
前記入力データで規定する入カリファンンス電圧と同一
振幅のドライバ出力を行うのに対し、第１ｎ倍ドライバ
３６は、前記入力データで規定する入力リファレンス電
圧に対しｎ倍の振幅レベルのドライバ出力を行う。例え
ば倍率ｔ「２」とした場合、＠ｌドライバＨルベルリフ
ァレンス人力３２１を「５ｖ」、第１ドライバＬｏレベ
ルリフアレンス人力３４１をｒ　０．５　Ｖ　Ｊの仮定
では、第１ドライバテストパターン人力３３１のＬＯパ
ターンでは、「０．５Ｖｘ２＝ＩＶ」、Ｈｉパターンで
は、ｌ’−５ＶＸ２＝ｌ　ＯＶＪのドライバ出力電圧を
得る事ができる。

従って、本実施例での試験装置ｌのピンエレクトロニク
ス２では、第１ドライバ３１と第１ｎ倍ドライバ３６を
並列に配置しており、試験装置１とＤＵＴ８との接続経
路は、第１チヤネルでは第１ドライバ３１と第１ｎ倍ド
ライバ３６の何れかを、第１ドライバ接続スイツチ３０
１、または第１ｎ倍ドライバ接続スイッチ３１１を短絡
する事によシ、ピンエレクトロニクス２のドライバ出力
とし、接続機構４をもってテストボード５に接続し、更
に接続線６によｆｉＤＵＴ８の第１人力ビン７１に接続
する。第２チヤネル〜第４チヤネルも、同様な経路によ
り接続される。この時、第１人力ビン７１〜第３人力ビ
ン７３は低電圧、第４人力ビン７４については３値での
試験を行う場合、第１ドライバ３１〜第３ドライバ３３
が第１入力ビン７１〜第３人カビンに、第４ｎ倍ドライ
バ３９が第４人力ビン７４に夫々接続される様に構成し
機能試験を行えば良い。

第２図は本発明の第２の実施例のブロック図である。

直列接続したドライバのうち、第１チヤネルの低電圧ド
ライバの第１ドライバ３１に対して、その入力データで
るる第１ドライバＨｉレベルリフアレ／ス入力３２１と
、第１ドライバテストパターン入力３３１と、第１ドラ
イバＬｏレベルリフアレンス人力３４１とを与え、これ
により第１ドライバ３１の出力が規定され、この出力を
第１ｎ倍ドライバ入力接続スイ、チ３１６の短絡をもっ
て、高電圧ドライバの第１ｎ倍ドライバ３５１（７）入
力データとする。これは、高電圧振幅レベルでＤＵＴ８
０入力にドライバ出力を印加する場合、ｆｆ１ｌドライ
バ３１と第１ｎ倍ドライバ３５１とは直列に接続される
事になる。同様に、第２チヤネル〜第４チヤネルに於い
ても夫々低電圧ドライバと高電圧ドライバが直列に接続
される事により、高電圧振幅レベルでＤＵＴ８の入力に
ドライバ出力を印加する事ができる。

接続スイッチの開閉動作では第１図の実施例と同様に、
第１チヤネルの第１ドライバ３１によるドライバ出力で
は、第１ドライバ接続スイツチ３０１の短絡と、！ｉｎ
倍ドライバ接続スイ、チ３１１と第Ｑｎ倍ドライバ入力
接続スイッチ３１６の開放をもって実現し、第１ｎ倍ド
ライバ３５１によるドライバ出力では、逆に第１ｎドラ
イバ接続スイツチ３１１と第ｉｎ倍ドライバ入力接続ス
イッチ、３１６の短絡と、第１ドライバ接続スイツチ３
０１の開放を４って実現する。またＤＵＴ　８に於いて
ドライバに対し開放状！！［Ｌなくてはならない場合、
双方の接続スイッチ、即ち第１ドライバ接続スイツチ３
０１と第１ｎ倍ドライバ接続スイッチ３１！、及びｌｉ
　ｌ　ｎ倍ドライバ入力接続スイッチ３１６の全てを開
放となる。従って以上より、双方のドライバ出力が同時
に短絡しない様に構成される。第２チヤネル〜第４チヤ
ネルの接続スイッチも同様に構成される。

またドライバの振幅レベルでは、第１ドライバ３１Ｆｉ
、前記入力データで規定する入力リファレンス電圧と同
一振幅のドライバ出力を行うのに対し、第１ｎ倍ドライ
バ３５１は、第１ドライバ３１の出力を入力データとし
、これのｎ倍の振幅レベルのドライバ出力を行う。出力
振幅電圧は、第１図による実施例と同等となる。

従って、本第２図による実施例での試験装置１のピンエ
レクトロニクス２では、第１ドライバ３１と第１ｎ倍ド
２イバ３５１を直列に配置しており、試験装置ＩとＤＵ
Ｔ８との接続経路は、第１チヤネルでは第１ドライバ３
１と第１ｎ倍ドライバ３５１の何れかを、第１ドライバ
接続スイツチ３０１１または第ｉｎ倍ドライバ接続スイ
ッチ３１１と第１ｎ倍ドライバ入力接続スイッチ３１５
を短絡する事により、ピンエレクトロニクス２のドライ
バ出力とし、接続機構４をもってテストボード５に接続
し、更に接続線６によりＤＵＴｓの第１入力ピン７１に
接続する。！２チャネル〜第４チャネルも、同様な８絡
により接続される。この時、第１入力ピン７１〜第３人
力ビン７３は低電圧、第４人力ピン７４については３値
での試験を行う場合、第１ドライバ３１〜第３ドライバ
３３が第１人力ビン７１〜第３人カピンに、第４ｎ倍ド
ライバ３９が第４人力ビン７４に夫々接続される様に構
成し機能試験を行えば良い。

以上の第２図の説明では、低電圧ドライバによりドライ
バ出力を得る場合、高電圧ドライバの入力と出力に具備
するところの接続スイッチの双方を開放する。図示はし
ないが、この場合、ｎ倍に増幅するアンプは入力開放と
すると出力がサチュレーションを引きおこすので、当然
の事ながら高電圧ドライバの入力を例えば抵抗を介して
グランドに接続する。

第３図は低電圧ドライバと高電圧ドライバの夫々の出力
波形を示すチャート図であり、振幅時間情報の入力デー
タを「テストパターン入力−１として実線の矩形波で、
設定電圧の入力データを「Ｈｉレベルリファンンス入力
」と［ＬＯレベルリファレンス入入力色して破線の直重
で示している。低電圧ドライバの出力波形は、ドライバ
出力波形シこより図示する矩形波でｂす、七の振幅レベ
ルにつイテｈ、Ｈｉ　＠のレベルハ［Ｈｉレベルリファ
レンス人力１と同等であり、Ｌｏ＠のレベルはｒＬ。

レベルリファレンス入力］と同等である。また、高電圧
ドライバの出力波形は、０倍ドライバ出力波形により図
示する矩形波であり、その振幅レベルについては、Ｈｉ
＠のレベルハｒ　Ｈｉレベルリファレンス入力」のｎ倍
の電圧レベルでめり、ＬＯ側のレベルｔｉ　ｒ　Ｌ　ｏ
レベルリファレンス人力」のｎ倍の電圧レベルである。

第３図では、倍率「口」について、「２−］として図示
した。尚、倍率の基準は「グランド電位」である。

〔発明の効果〕

以上説明した様に、本発明では、１つのチャネルについ
て、低電圧ドライバと高電圧ドライバの双方を具備して
おり、これらの何れかを、接続スイッチにより選択でき
る為、ＤＵＴの３値での機能試験を行う場合、ＤＵＴの
夫々の入力チャネルの番号と、試験装置のドライバチャ
ネルの番号が、ｌ対ｌに対応し、テストプログラム、テ
ストパターンを作成する場合に都合が良くなるばかりで
なく、２値のみのＤＵＴの高速試験に対しての制限事項
が無くなる。更に、試験装置に高電圧ドライバを内蔵す
る為、試験装置による自己診断を実施可能とになり、合
理的なＬＳＩ試験環境を提供できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のプロ、り図、第２図は
本発明の第２の実施例のブロック図、第３図は第１図及
び第２図のブロックの動作を説明するための低電圧ドラ
イバと高電圧ドライバの夫々の出力波形を示すチャート
図、第４図及び第５図は従来の集積回路の試験装置の一
例のプロ、り図である。 １・−・・・・試験装置、２・・−・・・ピンエレクト
ロニクス、３１・・・・・・第１ドライバ、３２・・・
・・・第２ドライバ３３・・・・・・第３ドライバ、３
４・・・・−・第４ドライバ３５・・・・・・高電圧ド
ライバ、３６・−・・・・第１ｎ倍ドライバ、３７・・
・・・−第２ｎ倍ドライバ、３８・−゛・°゛第３ｎ倍
ドライバ、３９・・・・・・第４ｎ倍ドライバ、３０１
・°°゛・・第」ドライバ接続スイッチ、３０２・・・
・・・第２ドライバ接続スイ、チ、３０３・・・・・・
第３ドライバ接続スイツチ、３０４・・・・・・第４ド
ライバ接続スイツチ、３１１・°・°°第１ｎ倍ドライ
バ接続スイッチ、３１２・・・・・・第２ｎ倍ドライバ
接続スイッチ、３１３・・・・・・第３ｎ倍ドライバ接
続スイッチ、３１４・°・・・・第４ｎ倍ドライバ接続
スイ、チ、３１６・・・・・・第１ｎ倍ドライバ入力接
続スイ、チ、３１７・・・・・・第２ｎ倍ドライバ入力
接続スイッチ、３１８・・・・・・第３ｎ倍ドライバ入
力接続スイ、チ、３１９・・・・・・第４ｎ倍ドライバ
入力接続スイッチ、３２１・・・・・・第１）−７４ｚ
（Ｈｉレベルリファレンス入力、３２２・・・・・・第
２ドライバＨｉレベルリフアレンス入力、３２３・・・
・・・第３ドライバＨｉレベルリフアレンス入力、３２
４・−゛・パ第４ドライバｆ（ｉレベルリファレンス人
力、３３１・・・・・・第１ドライバテストパターン入
力、３３２・・・−・・第２ドライバテストパターン入
力、３３３・・・・・・第３ドライバテストパターン入
力、３３４・・−・・・第４ドライバテストパターン入
力、３４１・・・・・・第１ドライバＬｏレベルリフア
レンス入力、３４２・・・・・・第２ドライバＬＯレベ
ルリフアレンス入力、３４３・・・・・・第３ドライバ
ＬＯレベルリフアレンス入力、３４４・・・・・・第４
ドライバＬｏレベルリフアレンス入力、３５１“゛°°
°第１ｎ倍ドライバ、３５２・・・・・・第２ｎ倍ドラ
イバ、３５３・・・・・・第３ｎドライバ、３５４・−
・・・・第４ｎ倍ドライバ、４・・−・・・接続機構、
５・・・・・・テストボード、６・・・・・・接続線、
７１・−・・・・第１人力ビン、７２・・・・・・第２
人力ビン、７３・・・・・・第３人力ビン、７４・・・
・・・第４人力ビン、８・・・・−・ＤＵＴ１９・・・
・・・０倍アンプ。

Claims (1)

【特許請求の範囲】
1. ＤＵＴに試験電圧を印加するピンエレクトロニクスのド
   ライバに於いて、ＤＵＴの入力端子１チャネル当たりに
   、高周波で振幅可能であるところの低電圧ドライバと、
   低周波ながら高振幅レベルであるところの高電圧ドライ
   バの双方を、並列、或いは直列に具備する事を特徴とす
   る集積回路の試験装置。