JPH03253066A - Ｍｉｍキャパシターの製造方法 - Google Patents
Ｍｉｍキャパシターの製造方法Info
- Publication number
- JPH03253066A JPH03253066A JP2052096A JP5209690A JPH03253066A JP H03253066 A JPH03253066 A JP H03253066A JP 2052096 A JP2052096 A JP 2052096A JP 5209690 A JP5209690 A JP 5209690A JP H03253066 A JPH03253066 A JP H03253066A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- resist
- layer
- mim capacitor
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims 2
- 230000005684 electric field Effects 0.000 abstract description 9
- 150000002739 metals Chemical class 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はＭ Ｉ Ｍ （ＭＥＴＡＬ−ＩＮＳＵＬＡＴ
ＯＲ−ＭＥＴＡＬ）キャパシターの製造方法に関するも
のである。
ＯＲ−ＭＥＴＡＬ）キャパシターの製造方法に関するも
のである。
（従来の技術）
従来のＭＩＭキャパシターの製造方法を第２図（ａ）乃
至（ｅ）を参照して説明する。
至（ｅ）を参照して説明する。
先ず第２図（ａ）に示すように、例えばＧａＡｓウェハ
のような基板（１）上にキャパシターの一力の電極とし
て作用する下層メタル（３ａ）を形成するためのレジス
ト（２）をバターニンクし、次いて蒸着て下層メタル（
３ａ）、（３ｂ）を形成する。
のような基板（１）上にキャパシターの一力の電極とし
て作用する下層メタル（３ａ）を形成するためのレジス
ト（２）をバターニンクし、次いて蒸着て下層メタル（
３ａ）、（３ｂ）を形成する。
次に第２図（ｂ）に示すように、リフトオフ法を用いて
レジスト（２）と該レジスト（２）上に形成された下層
メタル（３ｂ）を除去する。このとき下層メタル（３ａ
）の端部にはケバと称される尖点エツジ（４）か形成さ
れる。
レジスト（２）と該レジスト（２）上に形成された下層
メタル（３ｂ）を除去する。このとき下層メタル（３ａ
）の端部にはケバと称される尖点エツジ（４）か形成さ
れる。
次に８２図（ｃ）に示すように、上記下層メタル（３ａ
）上および基板（１）上にプラズマＣＶＤ装置等て絶縁
膜（７）を堆積する。
）上および基板（１）上にプラズマＣＶＤ装置等て絶縁
膜（７）を堆積する。
次に第２図（ｄ）に示すように、絶縁膜（７）１にキャ
パシターの他方の電極として作用する上層メタル（９ａ
）を形成するためのレジスト（８）をパタニンクし、次
いて蒸着て上層メタル（９ａ）、（９ｂ）を形成する。
パシターの他方の電極として作用する上層メタル（９ａ
）を形成するためのレジスト（８）をパタニンクし、次
いて蒸着て上層メタル（９ａ）、（９ｂ）を形成する。
次に第２図（ｅ）に示すように、リフトオフ法を用いて
レジスト（８）と該レジスト（８）上の上層メタル（９
ｂ）を除去する。これにより、同図に示すように、下層
メタル（３ａ）、絶縁膜（７）、および上層メタル（９
ａ）からなるＭＩＭキャパシター（２０）か形成される
。
レジスト（８）と該レジスト（８）上の上層メタル（９
ｂ）を除去する。これにより、同図に示すように、下層
メタル（３ａ）、絶縁膜（７）、および上層メタル（９
ａ）からなるＭＩＭキャパシター（２０）か形成される
。
（発明か解決しようとする課題）
上記のような従来のＭＩＭキャパシターの製造方法によ
れば、第２図（ｅ）に示されるように、下層メタル（３
ａ）の端部にケバと称される失点エツジ（４）か形成さ
れるため、これとこの上に形成された上層メタル（９ａ
）との間において電界の局部的な集中か生じ、この部分
て短絡か起こるという問題かあった。
れば、第２図（ｅ）に示されるように、下層メタル（３
ａ）の端部にケバと称される失点エツジ（４）か形成さ
れるため、これとこの上に形成された上層メタル（９ａ
）との間において電界の局部的な集中か生じ、この部分
て短絡か起こるという問題かあった。
この発明は、下層メタル（３ａ）の端部に形成される尖
点エツジ（４）を除去して上記端部に丸みを付けること
により前述のような電界の局部的集中や短絡か生ずるの
を防止したＭＩＭキャパシターを製造する方法を得るこ
とを目的としたものである。
点エツジ（４）を除去して上記端部に丸みを付けること
により前述のような電界の局部的集中や短絡か生ずるの
を防止したＭＩＭキャパシターを製造する方法を得るこ
とを目的としたものである。
〔課題を解決するための手段）
この発明によるＭＩＭキャパシターの製造方法は、基板
上に例えばリフトオフ法て形成された下層メタルの端部
に形成される尖点エツジ部を例えばイオンエッチンクに
より除去して上記下層メタルの端部に丸みを付けること
により、上記下層メタルの端部に電界か局部的に集中す
るのを防止したものである。
上に例えばリフトオフ法て形成された下層メタルの端部
に形成される尖点エツジ部を例えばイオンエッチンクに
より除去して上記下層メタルの端部に丸みを付けること
により、上記下層メタルの端部に電界か局部的に集中す
るのを防止したものである。
この発明よれば、下層メタルの端部に電界か局部的に集
中することはないから、電界集中ニ起因する短絡か生ず
ることはない。
中することはないから、電界集中ニ起因する短絡か生ず
ることはない。
以下、第１図を参照してこの発明によるＭＩＭキャパシ
ターの製造方法を説明する。
ターの製造方法を説明する。
先ず、第１図（ａ）に示すように、例えばＧａＡｓウェ
ハのような基板（１）上にキャパシターの一方の電極と
して作用する下層メタル（３ａ）を形成するためのレジ
スト（２）をバターニングし、次いて蒸着て下層メタル
（３ａ）、（３ｂ）を形成する。
ハのような基板（１）上にキャパシターの一方の電極と
して作用する下層メタル（３ａ）を形成するためのレジ
スト（２）をバターニングし、次いて蒸着て下層メタル
（３ａ）、（３ｂ）を形成する。
次に第１図（ｂ）に示すように、例えばリフトオフ法を
用いてレジスト（２）と該レジスト（２）上に形成され
た下層メタル（３ｂ）を除去する。このとき下層メタル
（３ａ）の端部には第２図に示す従来の製造方法と同様
にケバと称される尖点エツジ（４）か形成される。
用いてレジスト（２）と該レジスト（２）上に形成され
た下層メタル（３ｂ）を除去する。このとき下層メタル
（３ａ）の端部には第２図に示す従来の製造方法と同様
にケバと称される尖点エツジ（４）か形成される。
次に第１１３（ｃ）に示すように、上記尖点エツジ（４
）の部分のみか露出するようにレジスト（５）を塗布す
る。このレジスト（５）の厚みは下層メタル（３ａ）の
厚みより薄いことか望ましい。
）の部分のみか露出するようにレジスト（５）を塗布す
る。このレジスト（５）の厚みは下層メタル（３ａ）の
厚みより薄いことか望ましい。
次に第１図（ｄ）に示すように、第１図（ｃ）における
レジスト（５）から露出した尖点エツジ（４）の部分を
例えばイオンエツチング法で削り取って上記下層メタル
（３ａ）の尖点エツジがあった端部に丸みを付ける。
レジスト（５）から露出した尖点エツジ（４）の部分を
例えばイオンエツチング法で削り取って上記下層メタル
（３ａ）の尖点エツジがあった端部に丸みを付ける。
次に第１図（ｅ）に示すように、上記下層メタル（３ａ
）上および基板（］）上にプラズマＣＶＤ装置等て絶縁
膜（７）を堆積する。
）上および基板（］）上にプラズマＣＶＤ装置等て絶縁
膜（７）を堆積する。
次に第１図（ｆ）に示すように、絶縁膜（７）上にキャ
パシターの他方の電極として作用する上層メタル（９ａ
）を形成するためのレジスト（８）をバタニンクし、次
いて蒸着て上層メタル（９ａ）、（９ｂ）を形成する。
パシターの他方の電極として作用する上層メタル（９ａ
）を形成するためのレジスト（８）をバタニンクし、次
いて蒸着て上層メタル（９ａ）、（９ｂ）を形成する。
次に第１図（ｇ）に示すように、例えばリフトオフ法を
用いてレジスト（８）と該レジスト（８）上の上層メタ
ル（９ｂ）を除去する。これによって同図に示すように
、下層メタル（３ａ）、絶縁膜（７）、および上層メタ
ル（９ａ）によってＭＩＭキャパシター（１０）か形成
される。なお、−１層メタル（９ａ）の端部には尖点エ
ツジ状の突起（１１）か形成されるか、この突起は下層
メタル（３ａ）と対向する側てはなく、反対側の面にあ
るのて、この突起（１１）に電界か集中することはない
。
用いてレジスト（８）と該レジスト（８）上の上層メタ
ル（９ｂ）を除去する。これによって同図に示すように
、下層メタル（３ａ）、絶縁膜（７）、および上層メタ
ル（９ａ）によってＭＩＭキャパシター（１０）か形成
される。なお、−１層メタル（９ａ）の端部には尖点エ
ツジ状の突起（１１）か形成されるか、この突起は下層
メタル（３ａ）と対向する側てはなく、反対側の面にあ
るのて、この突起（１１）に電界か集中することはない
。
以上のように、この発明のＭＩＭキャパシターの製造方
法によれば、電界が局部的に集中する下層メタルの尖点
エツジか除去されるから、電界の集中に起因する絶縁破
壊による短絡か発生することかなく、信頼性の高いＭＩ
Ｍキャパシターを得ることかてき、従って、ＭＩＭキャ
パシターを組み込んたＭＭＩＣ等のＩＣの信頼性を大幅
に向上させることがてきると共に、歩留りの向上により
ＩＣを一層安価に供給することかてきる。
法によれば、電界が局部的に集中する下層メタルの尖点
エツジか除去されるから、電界の集中に起因する絶縁破
壊による短絡か発生することかなく、信頼性の高いＭＩ
Ｍキャパシターを得ることかてき、従って、ＭＩＭキャ
パシターを組み込んたＭＭＩＣ等のＩＣの信頼性を大幅
に向上させることがてきると共に、歩留りの向上により
ＩＣを一層安価に供給することかてきる。
第１図（ａ）乃至（ｇ）はこの発明によるＭＩＭキャパ
シターの製造方法を説明する各工程における断面構造を
示す図、第２図（ａ）乃至（ｅ）は従来のＭＩＭキャパ
シターの製造方法を説明する各工程における断面構造を
示す図である。
シターの製造方法を説明する各工程における断面構造を
示す図、第２図（ａ）乃至（ｅ）は従来のＭＩＭキャパ
シターの製造方法を説明する各工程における断面構造を
示す図である。
Claims (1)
- （１）基板上に下層メタルを形成する工程と、上記下層
メタルの端部に形成される尖点エッジ部か露出するよう
に上記下層メタル上にマスクを形成する工程と、上記露
出した尖点エッジ部を除去して上記下層メタルの上記尖
点エッジ部があった端部に丸みを付ける工程と、上記マ
スクを除去した後上記下層メタル上に絶縁膜を堆積する
工程と、上記絶縁膜上に上層メタルを形成する工程とか
らなるＭＩＭキャパシターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052096A JPH03253066A (ja) | 1990-03-01 | 1990-03-01 | Ｍｉｍキャパシターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2052096A JPH03253066A (ja) | 1990-03-01 | 1990-03-01 | Ｍｉｍキャパシターの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03253066A true JPH03253066A (ja) | 1991-11-12 |
Family
ID=12905316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2052096A Pending JPH03253066A (ja) | 1990-03-01 | 1990-03-01 | Ｍｉｍキャパシターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03253066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015159222A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社日本マイクロニクス | 二次電池搭載回路チップ及びその製造方法 |
-
1990
- 1990-03-01 JP JP2052096A patent/JPH03253066A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015159222A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社日本マイクロニクス | 二次電池搭載回路チップ及びその製造方法 |
| WO2015129051A1 (ja) * | 2014-02-25 | 2015-09-03 | 株式会社日本マイクロニクス | 二次電池搭載回路チップ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US4108717A (en) | Process for the production of fine structures consisting of a vapor-deposited material on a base | |
| EP0443348B1 (en) | Fine processing method using oblique metal deposition | |
| GB2059679A (en) | Method of making composite bodies | |
| JPH03253066A (ja) | Ｍｉｍキャパシターの製造方法 | |
| US20030219955A1 (en) | Method for manufacturing capacitor structure, and method for manufacturing capacitor element | |
| JPS63204772A (ja) | 半導体装置の製造方法 | |
| US3764379A (en) | Diminishing mask wearout during terminal formation | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JPH0117253B2 (ja) | ||
| JPS60167326A (ja) | 半導体装置の製造方法 | |
| JPH0284734A (ja) | 半導体装置の製造方法 | |
| JPS6161545B2 (ja) | ||
| JPS61127874A (ja) | 微細金形状形成方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPH04343228A (ja) | 半導体装置の製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH03259528A (ja) | 半導体装置の製造方法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 | |
| JPS63138752A (ja) | 半導体装置の製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ |