JPH03244219A - Crc演算回路 - Google Patents

Crc演算回路

Info

Publication number
JPH03244219A
JPH03244219A JP2042965A JP4296590A JPH03244219A JP H03244219 A JPH03244219 A JP H03244219A JP 2042965 A JP2042965 A JP 2042965A JP 4296590 A JP4296590 A JP 4296590A JP H03244219 A JPH03244219 A JP H03244219A
Authority
JP
Japan
Prior art keywords
crc calculation
crc
data
reception
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2042965A
Other languages
English (en)
Inventor
Takafumi Masuda
増田 孝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2042965A priority Critical patent/JPH03244219A/ja
Publication of JPH03244219A publication Critical patent/JPH03244219A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Hardware Redundancy (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCRC演算回路に関し、特に折り返し試験時に
送信・受信いずれのデータに対してもCRC演算が可能
なCRC演算回路に関する。
〔従来の技術〕
従来、この種の半二重通信用CRC演算回路は、半二重
通信の性格上、送信モード時は送信データについてのみ
CRC演算を行い、受信モード時は受信データについて
のみCRC演算を行っていた。
以下第2図を参照して詳述する。
送信モード時は、通信データ6がしRT 4とCRC論
理回路1に送られる。URT  4では、通信データ6
の並直列変換を行った後に送信データ9として送出する
。この時、CRC論理回路1ではCRC演算用メモリ1
2から読み出した1つ前までの通信データについての演
算結果7と、通信データ6とのCRC演算を行い、その
結果をCRC演算用メモリ12に書き込む。以上の動作
を全てのデータの送信が終了するまで繰り返した後、最
終的の演算結果7をCRC演算用メモリ12から読み出
す。
受信モード時は、URT  4が切替器5を通して送ら
れて来た受信データ10を受信する。URT 4では受
信データ10の直並列変換を行った後、通信データ6を
出力する。この時、CRC論理回路1では、CRC演算
用メモリ12がら読み出した1つ前の通信データ6まで
の演算結果7と今回受信した通信データ6とのCRC演
算を行い、その結果をCRC演算用メモリ12に書き込
む。
以上の動作を、全てのデータの受信が終了するまで繰り
返した後、最終的な演算結果7をCRC演算用メモリ1
2から読み出す。
〔発明が解決しようとする問題点〕
上述した従来の半二重通信用CRC演算回路は、1個の
CRC演算用メモリを送信データと受信データとに共用
して使用しているため、折返し試験により送信・受信が
同時に行われれど、CRC演算が出来ないという欠点が
ある。
〔問題点を解決するための手段〕
本発明の半二重通信用CRC演算回路は、半二重通信用
CRC演算回路において、CRC演算結果を一時的に記
憶する手段として送信用・受信用にそれぞれ1個ずつの
CRC演算用メモリを備えて構成される。
〔実施例: 次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。
CRC論理回路1は、CRC演算を行う論理巳路てあり
、CRC演算用メモリ(受信用〉2及びCRC演算用メ
モリ(送信用)3はCRC演算結果を一時的に記憶して
おくメモリである。じRT4は直並列変換・通信タイミ
ングの制御を行う部分であり、切替器5はURT  4
に受信データ10を入力するか送信データ11を折返し
たものを入力するかを切替える。通信データ6はCRC
演算の被演算数であり、受信選択信号8及び送信選択信
号9は通信データ6が受信したデータか送信するデータ
かを選択する。
通信データ6が受信したデータである時は、受信選択信
号8がアクティブとなり、CRC演算用メモリ(受信用
)2から前回までのCRC演算結果が読出され、CRC
論理回路1でCRC演算が行われ、その結果がCRC演
算用メモリ(受信用)2に書込まれる。同様に、通信デ
ータ6が送信するデータである時は、送信選択信号9が
アクティブとなりCRC演算用メモリ(送信用〉3から
前回までのCRC演算結果が読出され、CRC論理回路
1でCRC演算か行われ、その結果がCRC演算用メモ
リ(送信用)3に書込まれる。
〔発明の効果〕
以上説明したように本発明は、半二重通信用CRC演算
回路に送信用と受信用の2つのCRC演算用メモリを持
たせることにより、折り返し試験において送信・受信の
どちらのCRC演算も行うことができるばかりでなく、
CRC演算回路の氷酸を含めた折返し試験ができるとい
う効果がある。
、・、1
【図面の簡単な説明】
第1図は本発明の一実施例の権威を示すブロック図、第
2図は従来の技術による権威の二側を示すブロック図。 1・・・CRC論理回路、2・・・CRC演算用メモリ
(受信用)、3・・・CRC演算用メモリ(送信用)、
4・・・tJRT、5・・・切替器。

Claims (1)

    【特許請求の範囲】
  1. 半二重通信用CRC演算回路において、CRC演算結果
    を一時的に記憶する手段として送信用・受信用にそれぞ
    れ1個ずつのCRC演算用メモリを備えて成ることを特
    徴とするCRC演算回路。
JP2042965A 1990-02-22 1990-02-22 Crc演算回路 Pending JPH03244219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2042965A JPH03244219A (ja) 1990-02-22 1990-02-22 Crc演算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042965A JPH03244219A (ja) 1990-02-22 1990-02-22 Crc演算回路

Publications (1)

Publication Number Publication Date
JPH03244219A true JPH03244219A (ja) 1991-10-31

Family

ID=12650751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042965A Pending JPH03244219A (ja) 1990-02-22 1990-02-22 Crc演算回路

Country Status (1)

Country Link
JP (1) JPH03244219A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2763768A1 (fr) * 1997-05-26 1998-11-27 Canon Kk Dispositif et procede de codage et decodage de donnees

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2763768A1 (fr) * 1997-05-26 1998-11-27 Canon Kk Dispositif et procede de codage et decodage de donnees

Similar Documents

Publication Publication Date Title
JPH03244219A (ja) Crc演算回路
JPS6157137A (ja) 信号処理装置
JP2917275B2 (ja) Cpuを有する装置の試験システム
JPH1084384A (ja) パケットデータ通信における負荷試験装置
JPH11327948A (ja) シリアルバスインタフェースマクロ回路の動作テスト方法
JPH10210084A (ja) データ送受信装置
JPS62117441A (ja) 折り返し試験方法
JPH01239485A (ja) 大規模集積回路
JP2563082Y2 (ja) 疑似通信制御装置
JPH0736739A (ja) データ処理装置
JPH0316448A (ja) 遅延時間制御を行なうパケット交換装置
JPS58132824A (ja) デ−タ転送制御装置
JPH0227843A (ja) プログラマブルコントローラ
JPS5953743B2 (ja) 通信制御装置
JPS5810945A (ja) デ−タ伝送装置
JPS6095675A (ja) デ−タ伝送方式
JPH04330819A (ja) フリップフロップ装置
JPH01211043A (ja) データ転送装置
JPH0349446A (ja) 処理装置間通信装置
JPS59110243A (ja) システム間通信制御装置
JPH06347515A (ja) 実チップモデラ
JPS6460897A (en) Random access memory
JPH02310730A (ja) レジスタ選択装置
JPS63266997A (ja) 監視制御方式
JPS63179648A (ja) 通信インタ−フエイス装置