JPH0316448A - 遅延時間制御を行なうパケット交換装置 - Google Patents
遅延時間制御を行なうパケット交換装置Info
- Publication number
- JPH0316448A JPH0316448A JP1152635A JP15263589A JPH0316448A JP H0316448 A JPH0316448 A JP H0316448A JP 1152635 A JP1152635 A JP 1152635A JP 15263589 A JP15263589 A JP 15263589A JP H0316448 A JPH0316448 A JP H0316448A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- buffer memory
- priority
- priority packets
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000000926 separation method Methods 0.000 claims description 5
- 238000004891 communication Methods 0.000 abstract description 12
- 230000005540 biological transmission Effects 0.000 description 5
- 238000007456 delayed laparoscopic cholecystectomy Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は遅延時間制御を行なうパケット交換装置、特に
優先と非優先との２種類のパケットに対して異なる遅延
時間制御を行なうパケット交換装置に関する。
優先と非優先との２種類のパケットに対して異なる遅延
時間制御を行なうパケット交換装置に関する。
従来、この種のパケット交換装置はパケットデータの交
換処理をプログラム制御によって行ない、その際に優先
，非優先パケットの遅延時間の制御を実行することが一
般的である。
換処理をプログラム制御によって行ない、その際に優先
，非優先パケットの遅延時間の制御を実行することが一
般的である。
上述した遅延時間制御方式は、プログラム制御によって
交換処理を行なうため、音声パケットや動画像パケット
のように実時間性の厳しいデータを大量にかつ高速に処
理することが困難であると云う問題点を有している。
交換処理を行なうため、音声パケットや動画像パケット
のように実時間性の厳しいデータを大量にかつ高速に処
理することが困難であると云う問題点を有している。
本発明の目的は、パケット受信回路の入力部において、
優先または非優先パケットの判定を行ない、パケット送
受信回路のそれぞれに２種のバッファメモリを持つこと
により、優先パケットの高速交換が行なえる遅延時間制
御を行なうパケット交換装置を提供することにある。
優先または非優先パケットの判定を行ない、パケット送
受信回路のそれぞれに２種のバッファメモリを持つこと
により、優先パケットの高速交換が行なえる遅延時間制
御を行なうパケット交換装置を提供することにある。
本発明の遅延時間制御を行なうパケット交換装置は、複
数個のパケット送受信回路とこれらを相互に接続するデ
ータ転送手段とを有し、優先パケットと非優先パケット
とを扱うパケット交換装置の前記パケット送受信回路に
おいて、受信側に優先パケットを一時蓄積する第１のバ
ッファメモリと、受信側に非優先パケットを一時蓄積す
る第２のバッファメモリと、送信側に優先パケットを一
時蓄積する第３のバッファメモリと、送信側に非優先パ
ケットを一時蓄積する第４のバッファメモリと、受信し
たパケットのヘッダ部分から優先パケットを第１のバッ
ファメモリに非優先パケットを第２のバッファメモリに
振分ける分離手段と、前記第１．のバッファメモリがら
転送先の第３のバッファメモリへの転送を前記第２のバ
ッファメモリから転送先の第４のバッファメモリへの転
送に優先して転送する制御手段とを有することにより構
戒される。
数個のパケット送受信回路とこれらを相互に接続するデ
ータ転送手段とを有し、優先パケットと非優先パケット
とを扱うパケット交換装置の前記パケット送受信回路に
おいて、受信側に優先パケットを一時蓄積する第１のバ
ッファメモリと、受信側に非優先パケットを一時蓄積す
る第２のバッファメモリと、送信側に優先パケットを一
時蓄積する第３のバッファメモリと、送信側に非優先パ
ケットを一時蓄積する第４のバッファメモリと、受信し
たパケットのヘッダ部分から優先パケットを第１のバッ
ファメモリに非優先パケットを第２のバッファメモリに
振分ける分離手段と、前記第１．のバッファメモリがら
転送先の第３のバッファメモリへの転送を前記第２のバ
ッファメモリから転送先の第４のバッファメモリへの転
送に優先して転送する制御手段とを有することにより構
戒される。
次に、本発明の実施例について図面を参照して説明する
． 第１図は本発明の一実施例のブロック図で、ｎ個のパケ
ット送受信回路が２種類のバスによって相互に接続され
ている場合を示している。図において、ｎ個のパケット
送受信回路（以下ＤＬＣという）１００〜ｎｏｏは同様
の楕或であるので、ＤＬＣｎＯＯについてその構或を説
明する。通信回線ｎ０８から受信したバゲット信号のヘ
ッダ部を解釈し選別する回線バゲットデータ分離回路（
以下ＬＤＭＸという） ｎ Ｏ １は、受信した実時間
性の厳しい優先パケットを格納するバッファメモリ（以
下ＲＢＦＨという）ｎｏ２と、それ以外の受信した非優
先パケットを格納するバッファメモリ（以下ＲＢＦＬと
いう）ｎ０３とに接続され、ＲＢＦＨｎ０２はデータ転
送バス（以下ＤＢＵＳという〉１と受信パケットデータ
転送制御回路（以下ＲＤＴＣという）ｎ０４とに、また
ＲＢＦＬｎ０３はＤＢＵＳ １とＲＤＴＣｎ０４とＤＢ
ＵＳＩとに接続され、ＲＤＴＣｎ０４はステータス転送
バスく以下ＳＢＵＳという〉２に接続されている。他方
、通信回線ｎｌ８に対して送信すべき実時間性の厳しい
優先パケットを格納するバッファメモリ（以下ＴＢＦＨ
という）ｎ１２は、パケット信号多重送信回Ｆ！＠（以
下ＭＰＸという）ｎ１１と送信パケットデータ転送制御
回路（以下ＴＤＴＣという）ｎｌ４とに接続され、さら
にＴＢＦＨｎ １ ２は転送パケットデータ分離回路（
以下ＢＤＭＸという〉Ｄ１５を介してＤＢＵＳＩに接続
され、通信回線ｎｌ８に対して送信すべき実時間性の厳
しくない非優先パケットを格納するバッファメモリ（以
下ＴＢＦＬという〉ｎ１３は、ＭＰＸｎ １ １とＴＤ
ＴＣｎ １４とに接続され、さらにＴＢＦＬｎ １ ３
はＢ Ｄ Ｍ． Ｘ． ｎ １ ５を介してＤＢＵＳ１
に接続され、’Ｔ”ｌ）ＴＣｎｌ４はＳＢＵＳ２とＢＤ
ＭＸｎ １ ５とＴＢ Ｆ Ｈ ｎ １ ２とＴＢＦＬ
ｎｌ３とに接続されている。
． 第１図は本発明の一実施例のブロック図で、ｎ個のパケ
ット送受信回路が２種類のバスによって相互に接続され
ている場合を示している。図において、ｎ個のパケット
送受信回路（以下ＤＬＣという）１００〜ｎｏｏは同様
の楕或であるので、ＤＬＣｎＯＯについてその構或を説
明する。通信回線ｎ０８から受信したバゲット信号のヘ
ッダ部を解釈し選別する回線バゲットデータ分離回路（
以下ＬＤＭＸという） ｎ Ｏ １は、受信した実時間
性の厳しい優先パケットを格納するバッファメモリ（以
下ＲＢＦＨという）ｎｏ２と、それ以外の受信した非優
先パケットを格納するバッファメモリ（以下ＲＢＦＬと
いう）ｎ０３とに接続され、ＲＢＦＨｎ０２はデータ転
送バス（以下ＤＢＵＳという〉１と受信パケットデータ
転送制御回路（以下ＲＤＴＣという）ｎ０４とに、また
ＲＢＦＬｎ０３はＤＢＵＳ １とＲＤＴＣｎ０４とＤＢ
ＵＳＩとに接続され、ＲＤＴＣｎ０４はステータス転送
バスく以下ＳＢＵＳという〉２に接続されている。他方
、通信回線ｎｌ８に対して送信すべき実時間性の厳しい
優先パケットを格納するバッファメモリ（以下ＴＢＦＨ
という）ｎ１２は、パケット信号多重送信回Ｆ！＠（以
下ＭＰＸという）ｎ１１と送信パケットデータ転送制御
回路（以下ＴＤＴＣという）ｎｌ４とに接続され、さら
にＴＢＦＨｎ １ ２は転送パケットデータ分離回路（
以下ＢＤＭＸという〉Ｄ１５を介してＤＢＵＳＩに接続
され、通信回線ｎｌ８に対して送信すべき実時間性の厳
しくない非優先パケットを格納するバッファメモリ（以
下ＴＢＦＬという〉ｎ１３は、ＭＰＸｎ １ １とＴＤ
ＴＣｎ １４とに接続され、さらにＴＢＦＬｎ １ ３
はＢ Ｄ Ｍ． Ｘ． ｎ １ ５を介してＤＢＵＳ１
に接続され、’Ｔ”ｌ）ＴＣｎｌ４はＳＢＵＳ２とＢＤ
ＭＸｎ １ ５とＴＢ Ｆ Ｈ ｎ １ ２とＴＢＦＬ
ｎｌ３とに接続されている。
次に、第１図の動作についてＤＬＣＩＯＯに収容された
通信回線１０８から受信されたパケット信号が、本装置
によって交換されＤＬＣｎＯＯに収容された通信回１Ｊ
Ｉ ｒｉ １． ８から送信される場合を例として説明
を進める。ＬＤＭＸ１０４はバゲットを受信すると．そ
のパケットヘッダを解釈した上で、実時間性の厳しい優
先パケットならばそのパケットデータをＲＢＦＨ１．０
２へ格納し、さもなければＲ Ｂ Ｆ Ｌ．． １ ０
３ ／＼格納する７その際ＬＤＭＸ １ ０ １は受
信パケットのヘッダ変換を行ない、送信側ＤＬＣｒ＋Ｏ
Ｏから通信回線に送信されるべきパケットデータである
ことが示される。ＲＤＴＣ１０４は、ＲＢＦＨ１０２な
いしＲ．ＢＦＬ１０３にパケットが受信されると、ＲＢ
ＦＨＩＯ２から優先的に送信側ＤＬ．ＣｎＯＯにパケッ
トデータの転送制御を行なう。まず、Ｓ Ｂ ｔＪ’
Ｓ ２を介してＤＬＣｎＯＯ内のＴＤＴＣｎ １４に対
し、優先パケットデータを転送したい旨と、このパケッ
トデータが格納されているＲＢＦＨ１０２内のバッファ
メモリ番号および転送データ量を通知する。次に、ＤＬ
ＣｎＯＯ内のＴＤＣｎｌ４はＢＤＭＸｎ １ ５を制御
しながら、ＤＬＣＩＯＯ内のＲＢＦＨ１０２に格納され
ているＤＬＣｎ００向けのパケットデータをＤＬＣｎＯ
Ｏ内のＴＢＦＨｎ１２に転送する。パケットデータの転
送が完了すると、ＴＤＴＣｎ １４はＳＢＵＳ２を介し
てＤＬＣＩＯＯ内のＲＤＴＣ １ ０４に、パケットデ
ータの転送が完了の旨を通知する。そこで、ＲＤＴＣ１
０４はＤＬＣｎＯｏ内のＴＢＦＨｎｌ２に対して転送の
完了したパケットデータが格納されていたバッファメモ
リ面を開放し、新たなパケットの受信に備える。一方Ｄ
ＬＣｎＯＯにおいて、ＭＰＸ． ｎ １． １はＴＢＦ
Ｈｎ１ ２から優先的に通信回線にパケット信号の送信
を行なう。パケット信号の転送が完了すると、ＭＰＸｎ
１．１はＴＤＴＣｎ１４に、パケット信号送信完了の旨
を通知する，そこで、ＴＤＴＣｎｌ４は、通信回線に対
して送信完了したパケットデータの格納されていたバッ
ファメモリ面を開放し、他のＤＬＣからの新たなパケッ
トデータの受信に備える。
通信回線１０８から受信されたパケット信号が、本装置
によって交換されＤＬＣｎＯＯに収容された通信回１Ｊ
Ｉ ｒｉ １． ８から送信される場合を例として説明
を進める。ＬＤＭＸ１０４はバゲットを受信すると．そ
のパケットヘッダを解釈した上で、実時間性の厳しい優
先パケットならばそのパケットデータをＲＢＦＨ１．０
２へ格納し、さもなければＲ Ｂ Ｆ Ｌ．． １ ０
３ ／＼格納する７その際ＬＤＭＸ １ ０ １は受
信パケットのヘッダ変換を行ない、送信側ＤＬＣｒ＋Ｏ
Ｏから通信回線に送信されるべきパケットデータである
ことが示される。ＲＤＴＣ１０４は、ＲＢＦＨ１０２な
いしＲ．ＢＦＬ１０３にパケットが受信されると、ＲＢ
ＦＨＩＯ２から優先的に送信側ＤＬ．ＣｎＯＯにパケッ
トデータの転送制御を行なう。まず、Ｓ Ｂ ｔＪ’
Ｓ ２を介してＤＬＣｎＯＯ内のＴＤＴＣｎ １４に対
し、優先パケットデータを転送したい旨と、このパケッ
トデータが格納されているＲＢＦＨ１０２内のバッファ
メモリ番号および転送データ量を通知する。次に、ＤＬ
ＣｎＯＯ内のＴＤＣｎｌ４はＢＤＭＸｎ １ ５を制御
しながら、ＤＬＣＩＯＯ内のＲＢＦＨ１０２に格納され
ているＤＬＣｎ００向けのパケットデータをＤＬＣｎＯ
Ｏ内のＴＢＦＨｎ１２に転送する。パケットデータの転
送が完了すると、ＴＤＴＣｎ １４はＳＢＵＳ２を介し
てＤＬＣＩＯＯ内のＲＤＴＣ １ ０４に、パケットデ
ータの転送が完了の旨を通知する。そこで、ＲＤＴＣ１
０４はＤＬＣｎＯｏ内のＴＢＦＨｎｌ２に対して転送の
完了したパケットデータが格納されていたバッファメモ
リ面を開放し、新たなパケットの受信に備える。一方Ｄ
ＬＣｎＯＯにおいて、ＭＰＸ． ｎ １． １はＴＢＦ
Ｈｎ１ ２から優先的に通信回線にパケット信号の送信
を行なう。パケット信号の転送が完了すると、ＭＰＸｎ
１．１はＴＤＴＣｎ１４に、パケット信号送信完了の旨
を通知する，そこで、ＴＤＴＣｎｌ４は、通信回線に対
して送信完了したパケットデータの格納されていたバッ
ファメモリ面を開放し、他のＤＬＣからの新たなパケッ
トデータの受信に備える。
なお、パケットヘッダを解釈した結果、実時間性の厳し
くない非優先パケットのときは、そのバゲットデータは
ＲＢＦＬＩ○３からＴＢＦＬｎ １３へ転送された後に
、ＭＰＸｎ １ １を介して通信回線ｎｌ８へ送信され
る。ただし、Ｒ Ｂ Ｆ Ｌ ］．０３にパケットデー
タの受信された旨がＤＬＣｎＯＯに通知される場合と、
パケットデータがＴＢＦＬｎｌ３へＲＢＦＬＩ○３から
転送される場合と、ＴＢＦＬｎ １ ３から通信回線に
送信される場合は、優先制御機能が働く。
くない非優先パケットのときは、そのバゲットデータは
ＲＢＦＬＩ○３からＴＢＦＬｎ １３へ転送された後に
、ＭＰＸｎ １ １を介して通信回線ｎｌ８へ送信され
る。ただし、Ｒ Ｂ Ｆ Ｌ ］．０３にパケットデー
タの受信された旨がＤＬＣｎＯＯに通知される場合と、
パケットデータがＴＢＦＬｎｌ３へＲＢＦＬＩ○３から
転送される場合と、ＴＢＦＬｎ １ ３から通信回線に
送信される場合は、優先制御機能が働く。
以上説明したように本発明は、各パケット送受信回路に
おいて、内蔵するバッファメモリをパケットデータ送信
側について２種類と、パケットデータ受信側について２
種類との合計４種類によりｉ成し、パケットデータをバ
ッファメモリに格納する際に２種類のバッファメモリの
うちの一方に振り向ける選択回路と、これらのバツファ
メモリ群の管理およびパケット送受信回路間のパケット
データ転送制御を行なう制御回路とを有していることに
より、優先パケットと非隣先パケトとを区分けして交換
できるので、実時間性の厳しいパケット信号を、それ以
外のパケット信号よりも少ない遅延時間で交換できる効
果がある。
おいて、内蔵するバッファメモリをパケットデータ送信
側について２種類と、パケットデータ受信側について２
種類との合計４種類によりｉ成し、パケットデータをバ
ッファメモリに格納する際に２種類のバッファメモリの
うちの一方に振り向ける選択回路と、これらのバツファ
メモリ群の管理およびパケット送受信回路間のパケット
データ転送制御を行なう制御回路とを有していることに
より、優先パケットと非隣先パケトとを区分けして交換
できるので、実時間性の厳しいパケット信号を、それ以
外のパケット信号よりも少ない遅延時間で交換できる効
果がある。
多重送信回線（ＭＰＸ＞ 、１ １ ２〜ｎｌ２・・・
バツファメモリ（ＴＢＦＨ） 、１ １ ３ 〜ｎ １
． ３− バッファメモリ（ＴＢＦＬ） 、１１４ 〜
ｎｌ４−＝−送信パケットデータ転送制御回路（ＴＤＴ
Ｃ＞、１１５〜ｎｌ５・・・転送パケットデータ分離回
路（ＢＤＭＸ） 、１０８〜ｎ０８，１ １８ 〜ｎ
１ ８・・・通信回線。
バツファメモリ（ＴＢＦＨ） 、１ １ ３ 〜ｎ １
． ３− バッファメモリ（ＴＢＦＬ） 、１１４ 〜
ｎｌ４−＝−送信パケットデータ転送制御回路（ＴＤＴ
Ｃ＞、１１５〜ｎｌ５・・・転送パケットデータ分離回
路（ＢＤＭＸ） 、１０８〜ｎ０８，１ １８ 〜ｎ
１ ８・・・通信回線。
Claims (1)
- 複数個のパケット送受信回路とこれらを相互に接続す
るデータ転送手段とを有し、優先パケットと非優先パケ
ットとを扱うパケット交換装置の前記パケット送受信回
路において、受信側に優先パケットを一時蓄積する第１
のバッファメモリと、受信側に非優先パケットを一時蓄
積する第２のバッファメモリと、送信側に優先パケット
を一時蓄積する第３のバッファメモリと、送信側に非優
先パケットを一時蓄積する第４のバッファメモリと、受
信したパケットのヘッダ部分から優先パケットを第１の
バッファメモリに非優先パケットを第２のバッファメモ
リに振分ける分離手段と、前記第１のバッファメモリか
ら転送先の第３のバッファメモリへの転送を前記第２の
バッファメモリから転送先の第４のバッファメモリへの
転送に優先して転送する制御手段とを有することを特徴
とする遅延時間制御を行なうパケット交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152635A JPH0316448A (ja) | 1989-06-14 | 1989-06-14 | 遅延時間制御を行なうパケット交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152635A JPH0316448A (ja) | 1989-06-14 | 1989-06-14 | 遅延時間制御を行なうパケット交換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316448A true JPH0316448A (ja) | 1991-01-24 |
Family
ID=15544706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152635A Pending JPH0316448A (ja) | 1989-06-14 | 1989-06-14 | 遅延時間制御を行なうパケット交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002075994A1 (fr) * | 2001-03-19 | 2002-09-26 | Matsushita Electric Industrial Co., Ltd. | Appareil de communication, procede de communication, programme de communication, support d'enregistrement, station mobile, station de base, et systeme de communication |
| US6879563B1 (en) | 1999-02-18 | 2005-04-12 | Nippon Soken, Inc. | Data repeater and multiplex communication system using the same |
-
1989
- 1989-06-14 JP JP1152635A patent/JPH0316448A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879563B1 (en) | 1999-02-18 | 2005-04-12 | Nippon Soken, Inc. | Data repeater and multiplex communication system using the same |
| WO2002075994A1 (fr) * | 2001-03-19 | 2002-09-26 | Matsushita Electric Industrial Co., Ltd. | Appareil de communication, procede de communication, programme de communication, support d'enregistrement, station mobile, station de base, et systeme de communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2584957B2 (ja) | ホスト指示結合式の装置 | |
| US5396490A (en) | Packet reassembly method and apparatus | |
| US6414961B1 (en) | ATM switching with virtual circuit FIFO buffers | |
| JPS61500824A (ja) | 通信インタ−フェイス | |
| DE2707820C3 (de) | Datenverarbeitungsanlage | |
| JPH0316448A (ja) | 遅延時間制御を行なうパケット交換装置 | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| JPS6221462B2 (ja) | ||
| JPS5974747A (ja) | デジタルデ−タ伝送システム | |
| JPS6055755A (ja) | ル−プ伝送装置 | |
| JPS5935538B2 (ja) | 伝送制御方式 | |
| JP2522299B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JP2001043198A (ja) | システム間通信制御方式 | |
| JPH031633A (ja) | パケットスイッチング回路の送受信バッファ管理方式 | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPH08241271A (ja) | Ｄｍａ制御装置 | |
| JPS6169243A (ja) | マイクロプロセツサ間デ−タ通信装置 | |
| JPS6124739B2 (ja) | ||
| JPS59214359A (ja) | バケツト交換方式 | |
| JPS63181070A (ja) | バス切替方式 | |
| JPH0322730A (ja) | 分散／集中配置変換回路 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS61231651A (ja) | インタフエ−ス制御方式 | |
| JPH01291350A (ja) | チャネル装置 |