JPS61500824A - 通信インタ−フェイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 通信インターフェイス 本発明は、通信インターフ」イスに関するものであり、とくに］ンビュータ装置 に使用する通信インターフェイスと、コンピュータおよびそれに接続さ札ている 他の装置の間のメツセージの伝送とに応用できる。

本発明は集積回路装置の間のメツセージ伝送にとくに応用できる。

コンピュータ装置およびその他の集積回路装置は他の装置へメツセージを送り、 他の装置からメツセージを受けることを必要とすることがある。ある場合には相 互にｌ＆続された２つの装置の間、または回路網を構成している多数の装置の間 でメツセージの伝送が行われることがある。そのような回路網においては、１つ またはそれ以上の装置をコンピュータ装置とし、他の装置を各種の周辺装置とす ることができる。

集積回路装置の間でのデータの伝送は各種の技術によって行うことができる。短 距離通信を行うためには、並列データバスを使用し、多くの信号線が多くの装置 の間で共用されるのが一般的である。長距離通信のためには直列通信装置が好適 で、装置対が１本または２本の信号線により接続される。共用されるバスに１１ ｆされる装置の数が多くなると最高動作速度が低くなる。そのために、共用され るデータバスに接続できる装置の数には實際上の限度が果される。更に、多数の 信号線が含まれ、種々のバスの間にとりつｔブられる装置の間で通信を行うため にバスを配置することが困難であるから、多数の並列バスを使用づることは不便 である。接続を行うことができるいくつかのリンクが各装置に設けられるならば 、装と対の間の個々の直列接続を用いて接続できる装置の数には′Ｕ１　ｒ８は ない。しかし、従来の直列通信装置は動作速度が低すぎ、大型であり、あるいは 機能が適切ではないからシステム内のマイクロコンピュータ−およびその他の装 置の間の汎用通信に使用づることはできない。

発明の目的 本発明の目的は通信する装この間の直列通信装置に使用する改良したリンクイン ターフェイスを得ることである。

本発明の別の目的は共用されない信号線を用いて２つの装置の間で双方向通信を 可能にするリンクインターフェイスを得ることである。

本発明の別の目的は、共通ネットワークに接続されている各種の装置により標準 通信手続を使用可能にする通信インターフェイスを得ることである。

本発明の別の目的は、標準語長を有しない接続された各種の装置の間で通信を行 えるようにする改良した通信インターフェイスを得ることである。このようにし て、各装置の内部で行われるプロセスにおいて１話当りの使用語数が全て同じで はない装置の間で通信を行うことができる。

本発明の更に別の目的は語長とは独立の直列ビット通信を行う改良した通信イン ターフェイスを得ることである。

＆ＪＪと１１ 本発明は、データを出力する出方チャネルと、データを受ける入力チセネルとを 備え、出力チャネルは、（ａ）　データ・ビットを外部の一方向通信線に沿って 直列に送るようにその一方向通信線に接続するための出力端子と、 （ｂ）　データを運ぶための第１の様式のデータ・パケットと、データ・パケッ トを受けたことを示す第２の様式の確＝応答パケットとを含む直列ビット・パケ ットを発生し、その直列ビット・パケットを出力端子へ供給するパケット発生手 段と、を備え、前記入力チセネルは、 （Ｃ）　データ・ビットを外部の一方向通信線に沿って直列に受りるようにその 一方向通信線に接続するための入力端子と、 （ｄ）　前記入力端子から直列ビット・パケットを受け、そのパケットが前記第 １の様式が、あるいは前記第２の様式かを検出するバクット複号手ｅ】と、を備 え、前記インターフェイスは制御器を含み、この制御器は前記パケット発生手段 と前記パケット復号手段に接続され、出力チャネルによるパケットの出力または 入力チャネルによるパケットの受信に応答して、入力チャネルによるデータ・パ ケットの受信に応答してパケット発生手段に確認応答パケットを出力させ、かつ データ・パケットの出力後に、人力チャネルが確認応答パケットを受けるまでそ れ以上のデータ・パケロコンピューターの間、または１つのまたはそれ以上のマ イクロコンピュータ−を含むネットワーク中の装置の間で通信を可能にする通信 インターフェイスを提供するものである。

データ・パケットがｔ！ｉ準数のデータ・ビットを含むようにパケット発生手段 は各バケツ１−の長さをυＩｔ：ＩＪする手段をなるべく含むようにする。それ ぞれ１バイト（８ビツト）のデータを含むデータ・パケットをパケットが送信お よび受信発生するようにインターフェイスをなるべく構成する。このようにして 、送信装置または受信ＨＵの語長とは独立のメツセージをインターフェイスを用 いて送信できる。そのメツセージに一連のデータ・パケットを含ませることがで きる。送信マシンと受信マシンのいずれに対してもメツセージは装置の語長に従 って１語またはそれ以上の語で構成でき、かつこのメツセージは適切な数のバイ トで構成できる。

パケット発生手段はカウンタ手段をなるべく含むようにする。このカウンタ手段 はパケット中の出力される各データ・ビットをカウントし、がっ、データ・ビッ トの数が標準数に達した時にそれを示す信号を与えるように構成され、カウンタ 手段がその信号を与えることにより、データ・パケットの終りを示す所定の、信 号をパケット発生手段は出力する。パケット復号手段は入力データ・パケット中 の受けたデータ・ビットの数をカウントするカウンタ手段をなるべく含むように する。パケット復号手段は、データ・ビットの数が標準数に達した時に信号を与 えるように構成され、前記信号は制御Ｍｌｓにより受けられ、かつその信号はパ ケット発生手段による動作を開始させてＴＩｔ認応答パケットを出力させるよう に構成される。

パケット発生手段は、データ・パケットを出力するために一連のデータ・ビット が続く第１の様式のビットパターンと、確認応答バケツ１−を発生゛するために データ・ビットのない第２の様式のビットパターンとを発生する手段をなるべく 有するようにする。第１の様式と第２の様式は各パケットの開始時に２ビツトに より決定される。

入力チャネルと出力チャネルはパケット発生手段により出力させられる８データ ・ビットを保持する単一のバイト・レジスタをなるべく含むようにする。

前記制御器は第１の状態と第２の状態に設定できる第１の保持手段を備えるよう にする。前記第２の状態においては前記保持手段はパケット発生手段によるデー タ・パケットの出力を行わせる出力信号を与え、前記第２の状態においては前記 保持手段はデータ・パケットの出力を禁止し、前記第１の保持手段を前記１つの 状態にセットするために、入力チャネルがｖｌ認応答パケットを受けた時にパケ ット復号手段から信号を受けるように前記第１の保持手段は構成され、かつデー タ・パケットの出力が終った時に前記第１の保持手段を前記第２の状態にセット するためにパケット発生手段からの信号を受けるように前記第１の保持手段は構 成される。

前記制御器は１つの状態と第２の状態に設定できる第２の保持手段をなるべく備 えるようにする。前記１つの状態においては前記保持手段は、ｖｊ認応答パケッ トを出力すべきことをパケット発生手段へ指示する信号を与え、前記第２の状態 においては前記指示する信号を与えず、前記第２の保持手段は、パケッ］・復号 手段に応答する入力を受（プることにより、確認応答パケットを出力させるため に前記第２の保持手段を前記１つの状態にセットするように構成され、前記第２ の保持手段は、その第２の保持手段を前記第２の状態にセットするために、前記 パケット発生手段による前記確認応答パケットの出力に応答する別の入力を有す る。

入力チャネルと出力チャネルにおける信号のタイミングはタイミング手段からの クロックパルスにより制御できる。

前記通信インターフェイスをそれぞれ含む２つの通信装置が共通のタイミング・ クロックを使用でき、あるいはそれらの通信装置には異なるタイミング・クロッ クを設けることができる。それらのクロックは同じ周波数を有するが位相は異な る。

別々の通信装置に独立したクロックを使用できるようにするために、前記通信イ ンターフェイスの入力チャネルは、パケットの最初のビットの前縁部を検出する ために入力端子における信号のうち入力信号のビット周波数より高い周波数の信 号のレベルを標本化し、かつ、入力パケット信号の位相とは無関係に、信号レベ ルが入力パケット中のビットパターンを真に示すことができるようにするために 、前記前縁部の検出から適当な時間が経過した後で信号レベルを前記パケット復 号手段へ供給する同期手段を含むことができる。

前記同期手段はパケットの最初のビットの前縁部を検出するための一連の標本化 フリツプフロツプをなるべく含むようにする。

本発明は、任意の通信装置へ出力メカニズムを設けるため、およびそのに１へ入 力メカニズムを設けるためにその装置へ接続するためのリンク装置の部分を形成 する前記インターフェイスら提供するものである。

そのリンク装置は装置の残りの部分への適当な接続を有することができる。前記 接続は入力データ経路と入力υ制御信号線を含む入力チャネルへの接続と、出力 データ伝送路と出力制御信号線を含む前記出力チャネルへの接続とを含む。

本発明は、共通りロックまたは異なるりロックを有する前記通信インターフェイ スを含む２つまＩ；はそれ以上のネットワークも提供するものである。

図面の簡単な説明 第１図は本願出願人のヨーロッパ特許明細書０１１６４２に記載されている種類 のマイクロコンピュータ−を概略的に示し、 第２図は第１図に示す種類のマイクロコンピュータ−がパーソナル・ワークステ ーションに含まれ、かつ本発明のリンク・インターフェイスを含む装Ｍ　ｉ、Ｉ Ｉ　ｆｉｌ器に接続されているネットワークを示し、第３図は本発明のリンク・ インターフェイスにより送られるデータ・パケットの様式を示し、第４図は本発 明のリンクインターフェイスにより送られる確認応答パケットの様式を示し、第 ５図は本発明のリンク装置をそれぞれ含む２つの装置の間の相互接続を概略的に 示し、 第６図は本発明のリンク装置のＩ造を更に詳細に示し、 第７図は第６図に示す装置を更に詳しく示し、第８図は第５図に類似するが、別 のｐ　ｒｏｃパルスを用いるｈ１成を示し、 第９図は第８図の装置に用いられた時のパケット発生器とパケットデコーダの変 更した装置を示し、第１０図は第８図に示す装置に使用するための第７図の一部 の変更を示し、 第１１０は第１０図に示す装置の一部の別の詳細を第１２図は第１ｏ、ｉｉ図の 動作を説明するのに使用する信号図である。

この例は、第１図に示すような態様とすることができるマイクロコンピュータと 通信するように、集積回路１！置にメツセージを入力または出力できるようにす るリンク装置の態様の通信インタ−フェイスを与え、るものである。これは本願 出願人のヨーＯツバ特許明細１０１１０６４２に記載されているから、ここでは くり返えさない。しかし類似の部品には同様な参照番号を用いている。１つの集 積回路装置１１がＲＯＭ１３゜２０とＲＡＭ１９とともにＣＰＵ１２を含む。外 部通信は複数の直列リンクを介して行われる。各直列リンクは、別の通信装置へ 単一の非共用線接続のために入力ビン２６と出力ピン２７を有する。第２図は、 第１図に示されているのに類似するマイクロコンピュータ１１がギーボード３０ から入力を受けることができ、そのマイクロコンピュータは外部メモリ３１に接 続される。マイクロコンピュータ１１は、ディスク３３を１ｉＩＩ御するディス ク制御器３２と、スクリーンメモリ３５に接続されてスクリーン装置３６を制御 するように構成されたグラフィックス制ｔｉＩｌ器３４とを含む集積回路装置の 回路網に接続される。それらの制御器とマイクロコンピュータ１１の間の接続は 、マイクロコンピュータ１１にお【ノる直列リンク２５に結合されている非共用 一方向線接続により行われる。満足できる一方向通信を行うために、各制御器３ ２．３４にリンク装置３２が設けられる。このリンク装置３２については以下に 詳しく説明する。

１つのリンク装置により送られるデータは、第３図に示す様式を有するデーラダ ・パケットの一部を構成する。データ・パケットは値が１のスタートビットと、 このスタートビットの後に続く値が１のビットと、その後に続くデータの１バイ トと、更にその後に続く値がＯのストップビットとで偶成される。それらのデー タ・パケットは、１つのリンク装置の出力ピンを別のリンク％ｉ　ｆｆｉの入力 ビンに接続する３８で表わされている一方向非共用単一線上へ送られる。データ ・パケットを受けると、各リンク装置は第４図に示すような種類の確認応答パケ ットを出力するように構成される。

これは値が１のスタートビットと、それに続く値がＯの別のビットとで構成され る。リンクＫｆｉがパケットを送らない■は、そのリンク装置はＯビット値の信 号を連続して送る。したがってリンク装置は０ビツトを受け、パケットのスター トビット１を受けるまではそれらのＯビットを無視する。データの１バイトに一 致するように各パケットのデータ・ビットのａ半数を選択することにより、リン ク装置が共通語長を有しない装置の部分を構成している時は、それはリン、り装 置を互いに一致させることができる。たとえば、あるマシンの語長が８ビツトで あると、８語ごとに１つのデータ・パケットを送る必要があるだけである。その マシンの語長が１６．２４または３２ピッ１−であると、それ４１１語ごとに２ ．３または４つのデータ・パケットを送るように構成される。

第５図は、それぞれリンク装置３７を有する２つの集積回路装置４０．４１の間 の通信を示す。この例においては集積回路Ｖｉ訝はマイクロコンピュータを含む ことができる。あるいは１つまたはそれ以上の装置が、相互接続された集積回路 ｌｌ！：置の回路網の全体にわたるメツセージ送信装置が１つまたはそれ以上の マイクロコンピュータを含むことに適合するように、たとえば、それぞれリンク 装２１ｉ３７を含む第２図の制御器３２または３４のような周辺装四を含むこと ができる。第５図において、各リンク装置３７は装「の２本のピンに接続される 。両方の装置は出力ピン２７と入力ビン２６を有する。それぞれの人力ビンと出 力ピンを相互に接続する２本の一方向非共用ｇｉ！３８．３９により２つのリン ク装置３７を接続することにより、２つの装置の間のリンクが形成され、ビット ・パケットを線に治って送るように構成される。

適当な任意の集積回路装置に接続できて、その集積回路装にに通信を可能とする 手段が最初は設けられていなかった場合にも、ぞの集積回路装置が別の集積回路 装置またはマイクロコンピュータと通信だできるようにする通信インターフェイ スをリンク装置３７は構成することがわかるであろう。第５０において、各駅Ｗ ４０．４１は出力リベき差出し元、または入力すべき宛先を示す手段を含み、か つそれは、出力または入力すべきデータのバイト数のカウントを保持するレジス タのような格納手段をも含む。リンクＷｔ　Ｍは各バイトを逐次送り、メツセー ジ全部が送られた時にそれを指示するためにそのカウントを減少できるように、 制御信号を関連づる装置へ与える。

リンク［ｆについて第６Ｅ７ｉと第７図を参照してより詳しく説明する。第６図 は１つのリンク装置３７を示す。このリンク装置は１バイト（８ビツト）出力レ ジスタ１４４を含む。この出力レジスタは出力ビン２７を介して出力するための データを保持するために用いられる。同様に、入力ビン２６を介してリンク装置 へ入力されるデータを保持するために１バイト入力レジスタ６６が用いられる。

その上にリンクが配置されている集積回路ＩＩ！内のデータ供給源に接続されて いる０ＵＴＰＵＴ　ＤＡＴＡと配されているバス９５を介して出力レジスタ１４ ４にロードできることを出力ＲＥＡＤＹ　ＩＮＤ］ＣＡＴＯＲ１４７が指示する 。

バス９５はデータを並列信号としてレジスタ１４４へ供給できる。ＲＥＡＤＹ　 ＩＮＤＩＣＡＴＯＲ１４７は、線９４上のＯＵ　Ｔ　Ｐ　Ｕ　Ｔ　Ａ　ＣＫと記 されている制御信号を与えることによりレジスタ１４４にロードできることを示 す。データが出力レジスタ１４４にロードされた時に指示器１４７はクリヤされ る。同様に、リンク装置３７が設けられている集積回路装置内のデータ宛先場所 へ導かれているＩＮＰＵＴ　ＤＡＴＡバス９７ヘデータを入力レジスタ１４５か らとり出すことができる時に、入力ＲＥＡＤＹ　ＩＮＤＴＣＡＴＯＲ１４６がＩ ＮＰＵＴ　ＤＡＴＡ　ＶＡＬＩＤ信号９８により示す。データ（！入力ビン２６ から入力レジスタへ送られることがわかるであろう。データがレジスタ１４５か らとり出される時に入力ＲＥＡＤＹＩ　ＮＤ　Ｉ　ＣＡＴＯＲ１４６はクリヤさ れる。パケット発生器７０が、第３．４図に示されているような種類のデータ・ パケットと確認応答パケットを送り、パケット復号器７１が入力ピン２６からデ ータ・パケットと確認応答パケットを受ける。

動作時にはパケット復号器７１はクロック期間ごとに１回入力ピン２６を調べる 。クロック期間はクロック９３からのりＯツクパルスにより決定される。入力ピ ンの状態がＯから１へ変化したことをパケット復号器が検出すると、それは次の クロック期間の時にその入力ピンを調べて、入力パケットがデータ・パケットで あるか、またはＮ＝応答パケットであるかを判定する。確認応答パケットを検出 すると、それは指示器１４７をセットし、入力ピンの検査を続けて次のパケット のスタートピッ１へを識別する。データ・パケットを検出すると、パケット復号 器７１は引き続くクロック期間に入力ピン２６を検査して、そのビンの引き続く 状態を記録する。データ・パケットの全てのデータ・ビットがビン２６からとり 出されると、パケット復号器７１は指示器１４６をセットして入力ピンの検査を 続け、次のパケットのスタートビットを識別する。

パケット復号器７１は各入力パケット中の受けられたビットをカウントするカウ ンタを含む。

パケット発生器７０はクロック期間ごとに指示器１４６の状態を検査し、ＲＥＡ ＤＹ　ｌＮ０ＩＣＡＴＯＲ１４７とＲＥＡＤＹ　ＩＮＤＩＣＡＴＯＲｌ、ｉ６の 状態を検査し、出力ピン２７をセラ１〜する。データが出力レジスタ１４４にロ ードされ、指示器１４７がクリヤされると、データ・パケットを発生せねばなら ないことをパケット発生器が記録する。同様に、入力レジスタ１４５からデータ がとり出され、ＲＥＡＤＹＩＮＤ　ＩＣＡＴＯＲｌ　４６がクリヤされると、確 認応答パケットを発生せねばならないことをパケット発生器７０は記録する。出 力ピンを１とＯにセットすることにより確認応答パケットが発生される。出力ピ ンを１にセットし、それから１へ再びセットし、次に出力レジスタの引き続く８ ビツトへセットし、それからＯにセットすることによりデータ・パケットが発生 される。各パケットが発生された後で１．データ・バケツ１〜または確認応答パ ケットを発生する必要があるかをパケット発生器７０は判定し、もしその必要が あればそれの発生を開始する。データ・パケットと確認応答パケットの両方を発 生する必要がある時は、パケット発生器は’６ｔ　Ｈ応答バケツ１〜を最初に発 生する。

このリンク・インターフェイスは出力チレネルと、入力チャネルおよびυＩｌｌ ロジックより成る。リンク・インターフェイスの詳細が第７凶に示されている。

出力チャネルはビット・カウンタ１４１を有する出力状態マシン１４０を含み、 入力チャネルはビット・カウンタ１４３を有する入力状態マシン１４２を含む。

各状態マシンは、マシンの現在の状態を保持する状態レジスタと、プログラム可 能な論理アレイとで構成される。論理アレイは、所定の出力ｆ＝号パターンと、 状態レジスタのだめの新しい値とを発生するために、状態レジスタの値と状態マ シンへの種々の人力信号とに応する。このリンクは出力レジスタ１４４も含む。

この出力レジスタは出力データバスに接続され、データのバスを受けるように構 成される。入力データを受けるために入力レジスタ１４５は入力ピン２６に接続 される。レジスタ１４５は入力データパスに接続される。

そのデータバスはリンク装置がとりつけられる装置のメ［リインターフェイスに 接続でさる。リンク・インターフェイスは２つのＲＥＡＤＹ　ＩＮＤＩｃＡＴＯ Ｒ１１４６と１４７も含む。それらの各Ｒ，Ｅ　Ａ　Ｄ　ＹＩＮＤＩＣＡＴＯＲ はフリップフロップを備えることができる。それは３個のＡＮＤゲート１５０， １５１゜１５２とＯＲゲートも含む。出力状態マシンは下記のように複数の入力 と出力を有する。

参照番号　信号名　目　的 入力 １５Ｑ　ｔｔｅｓｅｔ　線１０１に接続されたリンク・インターフェイスのリセ ット１６１　Ｄａｔａｇｏ　データ転送の初期化１６２　Ｃｃｕｎｔｚｅｒｏ　 ビットカウントがＯか否かのテスト１６３　Ａｃｋｇｏ　アクルツジ転送の初期 化出力 １５４　Ｌｏａｄ（，０ｕｌｌｔ　ビットカウンタに転送すべきビット数をセッ ト１５５　ｏｅｃｃｏｔｍｔ　ビットカウンタを１だけ減する１　５５　０＋１ ８ＯＬｌｔ　出力ピン２７に１をレット１５７　Ｄａｔａｏす［出力ピン２７に シフトレジスタの最下位ビットの値をセラ１〜１６８　５ｈｉｆｔｏｕｔ　デー タレジスタを１桁シフトｉ５９　”　Ｏａｔａｇｏｎｅ　データ転送終了１７０ 　Ａｃｋｇｏｎｅ　アクルッジ転送終了入力状態マシン１４２は次のような入力 と出力を有する参照番号　信号名　目　的 入力 １７１　Ｒｅ５ｅｔ　線１０１に接続されたリンク・インターフェイスのリセッ ト１７２　Ｄａｔａｉｎ　入力ピン２６からのデータ入力１７３　ｃｏｕｎｔｚ ｅｒｏ　ビットカウントがＯか否かのテスト出力 １７４　１ｏａｄｃｏｕｎｔ　ビットカウンタに受けるべきビット数をセット１ ７５　Ｄ（ＩＣＣＯＩＩｎｔ　ビットカウンタを１だけ減する１　７６　５ｈｉ ｆｔｉｎ　ピンから最下位ビットを取込み、データレジスタを１桁シフト１７７ 　５ｅｔｄａｔａｒｃａｄｙ　データ完了の受信１７８　５ｅｔａｃｋｒａａｄ ｙ　７クルツシ完了（１）受信出力状君マシンの状態は以下のとおりである。

出力状態マシン１４０ 林ニーコミ　入　力　出　力　次の状１懲ｉ　、ａｎｙＲｅＳ（！ｊ　＋ｄｌｃ ２、１ｄｌｅ　（△Ｄａｔａｇｏｌ　ハ　（ムへｃｋＱＯ）　１ｄｌｅ３、１ｄ ｌｅ　ＡＣｋｇＯｏｒｔｅｏｕｔ　ａｃｋｆｌａｇ４、１ｄｌｅ　（△＾ｃｋａ ｏ）　ハＤａｔａｇｏ　’　０ｎｅｏｕｔ　ｄａｔａｆｌａｇ５、　ａｃｋｆｌ ａｇ　Ａｃｋｇｏｎｅ　１ｄｌｅ５、ｄａｔａｆｌａｇ　ｏｎａｏｕｔ　ｄａｔ ａｂｉｔｓＬＯａｄＣｏｕｎｔ ７　、　ｄａｔａｂｉｔｓ　Δｃｏｕｎｔｚｃｒｏ　ｏｃｃｃｏｕｎｔ　ｄａｔ ａｂｉｔＳＳｈｉｆｔｏｕｔ ＤａｔａＯｕｔ １３、　ｄａｔａｂｉｔｓ　Ｃｏｕｎｔｚｅｒｏ　Ｄａｔａｑｏｎｅ　１ｄｌｅ 入力状態マシンの連続した状態は以下のとおりである。

入力状態マシン１４２ ｙ−一」ミ　入　力　辻ｉ　ｊＥ　筋ご蕗がＳｌ、　ａｎｙＲＣｓｃＬ　１ｄｌ ｅ ２、　１ｄｌｅ　ΔＤｅｔａｉｎ　１ｄｌｅ３、１ｄｌｅ　ｌ１ａｔａｉｎ　５ ｔａｒｔ４．５ｔａｒｔ　△Ｄａ［ａｉｎ　５ｃｔＡｃｋｒｅａｄｙ　１ｄｌｅ ５、５Ｌｉｌｒｌ　Ｄａｔａｉｎ　ＬＯａｄＣＯｕｎｊ　ｄａｔａｂｉｊｓ５、 　ｄａｔａｂｉｔｓ　ΔｃＯＵｎｔｚｅｒｏ　５ｈｉｆｔｉｎ　ｄａｔａｂｉｔ ｓＤＧＣＣＯＵｎｔ ７、ｄａｔａｂｉｊｓ　Ｃｏｕｎｔｚｃｒｏ　５ｈｉｆｔｉｎ　ｄａｔａｅｎｄ ８、ｄａｔａｅｎｄ　５ｅｔＤａｔａｒｅａｄｙ　１ｄｌｅ両方の状態マシンに 対して、出力欄の下に特定の出力が記載されているが、これはその特定の出力を 指示するために信号１が発生されることを意味する。他の全ての時には各出力の 信号値はＯの形では記載されていない。入力欄の下に記載されでいる入力を除く 全ての入力は無視される。記号ハ、＼／および△はプール演算ＡＮＤ、ＯＲ，Ｎ ＯＴをそれぞれ示す。

ラッチ１４８の目的は出力動作を制御することである。データのバイトがひとた び出力されると、出力端子１６９からの信号が、入力状態マシンからの出力端子 １７８からの確認応答信号によってラッチ８がリセットされるまでそれ以上の出 力を禁止するようにＡＮＤゲート１５０を制御する状態にランチ１４８をセット する。同様にラッチ１４９が入力動作を制御する。データが受けられると、線１ ７７上の信号がラッチ１４９をセットして、確認応答が送られるまでデータが入 力されていたことを思い出させる。それはＡＮＤゲート１５２を制御して、ラッ チ１４９が出力１７０によってリセットされて確認応答が行なわれたことを示す まで、へ〇ＫＧＯ入力を出力状態マシンへ入力させるようにする。

このリンク・インターフェイスの動作は次の通りである。まず、ある装置がデー タを出力することを８望している状況について考える。その装置はデータをバス １５０に沿って出力レジスタへ供給させ、出）〕デー夕妥当信号９６がＲＥＡＤ Ｙ　ＩＮＤＩＣＡＴＯＲ１４７をセットする。このＩＮＤＩＣＡＴＯＲ１４７の 出力はＡＮＤゲート１５３へ与えられ、ラッチ１４８の状態は［＞ＡＴＡＧＯ（ ６号が１６１に入力されるようなものである。ビン２７におりる出力ｔユＯＲ・ プート１５３を通じてとり出されるから、その出力は出力状態マシンからの出力 端子１６７に供給される信号に応じて、出力状態マシンからの出力端子１６６に おける信号またはＡＮＤゲート１５１の出力のいずれかである。出力状態マシン １４０についての遷移表かられかるように、そのマシンがリセットされた後でア イドリング状態にあると、１１６６に対して指示され゛　た出力が存在せず、し たがってこれは０を示す信号レベルを出力ビン２７へ送る。入力端子１６１にＤ ＡＴＡＧＯ信号が与えられと、これは状態表の行番号４に対応し、そこにおいて は入力ＤＡＴＡＧＯが存在し、Ａ　ＣＫ　Ｇ　Ｏは存在しない。示されでいるよ うにこれは信号０ＮＥＯＵＴを出力端子１６６に出力させる。これは信号１を出 力ビン２７に与え、データ・パケットの最初のビットを形成する。それから出力 状態マシンは、状態表の６行かられかるようにｒＤＡＴＡＦＬＡＧＪと呼ばれる 状態へ移る。この状態においては、それ以上入力がないと状態マシンはそれ以上 の０ＮＥＯＵＴ信号を出力端子１６６に出力させ、ロードカラン［・信号を出力 端子１６４に出力させる。これにより信号値１がピン２７により出力させられ、 それによってデータ・パケットの２つのスタートビットを形成づる。ビットカウ ンタ１４１には出力づべきビットの数もロードされる。この場合にはその数は８ である。そうづると出力状態マシンはｒＤＡＴＡＢ　Ｉ　ＴＳＪと呼ばれる状態 になり、状態表の７行と８行かられかるように、データレジスタ１４４のデータ 内容を出ツノピン２７へ出力させるようにＤＡＴＡＯＩＪＴ信号をＡＮＤゲート １５１へ与える。出力端子１６８における桁出し出力がレジスタ１４４がらデー タを逐次出力させるから、カウンタ１４１内のカウントが逐次減少させられる。

状態表の８行かられかるようにカウントがＯに達すると、１６９においてＤＡＴ ＡＧＯＮＥ信号が出力させられる。その信号はラッチ１４８を変化させ、入力端 子１６１からＤＡＴＡＧＯ信号を除去する。状！＆表の８行かられかるように、 線１６６゜１６７には出力は示されていない。これは、線１６６において信号値 Ｏが再びとられたことを意味する。その信号値はＯＲゲート１５３と出力ビン２ ７を介して出力され、それによりデータ・バヶッ°１−の終りにストップビット Ｏを形成する。出力状態マシンはアイドリング状態へ戻る。

出力チャネルは確認応答パケットを送るために使用することもできる。入力チロ ネルがデータのバイトを受けると、その入力チャネルは確認応答パケットを出力 するために信号を出力状態マシンへ送る。

ＲＥＡＤＹ　ＩＮＤＩＣＡＴＯＲ１４６から信号がＡＮＤゲート１５２へ与えら れ、この時のラッチ１４９の状態によってＡＣＫＧＯ信号を出力状態マシン１４ ０の入力端子へ与えられるようにする。これは出力状態マシン１４０の状態表の ３行目に対応し、これは出力０ＮＥＯＬＪＴを出力端子１６６に出力させること がわかる。ピン２７における信号レベルが前の０レベルから変えられて、確認応 答パケットの最初のビットを形成づるように、その出力はＯＲゲート１５３を通 される。これは出力状態マシン１４０をＡＣＫＦＬＡＧと呼ばれる状態へ変え、 そのマシンの状態表の５行目かられかるように、これはそれ以上の出力を線１６ ６．１６７に出力させず、このことは、出力端子１６６における信号がＯレベル へ変って出力端子２７における信号レベルがＯに戻って確認応答パケットの２番 目のビットを与えるようにすることを意味づる。出力状態マシン１４０は、ラッ チ１４９の状態を変えるように出力ＡＣＫＧＯＮＥを線１７０へ出力させること により、ＡＣＫＧＯ信号が入力端子１６３から除去されるようにＡＮＤゲート１ ５２の出力を変えさせる。それから状態マシンはアイドリンク状態へ戻る。

次に入力状態マシン１４２の０作を説明する。このマシンは線１０１にお（〕る リセット信号によってリセットされ、入力状態マシン１４２に対する状態表の１ 行目に従って、これは記載されている出力を生じないが、状態マシンをアイドリ ンク状態に置く。出力が記載されていないから全ての出力端子における信号のレ ベル＋ＪＯである。入力端子１７２は入力ビン２６に接は状態表の２行目に従っ てアイドリング状態に保たれる。データ・パケットまたは確認応営パケットのス タートピットが到達したことによりＤＡＴＡＩＮ信号が入力端子１７２において 受けられると、状態マシンは状態表の３行目に記載されている状態へ直ちに移り 、記載されている状態を生じさせないが、スタートとットと呼ばれる状態へ移る 。入力ビン２６に次に到達するビットが確認応答パケットに従って０であると、 その入力状態マシンの状態表の４行目が適用される。そのマシンは、そのパケッ トの最初のビットの到４達によってスタートピットと呼ばれる状態にごかれてい るが、２番目のビットがＯであるからｌ！１１７２にはもはやＤＡＴＡＩＮ信号 が存在せず、状態表の４行目に従ってこれは出力端子１７８に出力５ＥＴＡＣＫ ＲＥＡＤＹを生じさせ、マシンはアイドリング状態へ戻る。確認応答パケットが 受けられたことを出力状態マシンに指示するために、線１７８における出力はラ ッチ１４８へ与えられる。それはＲＥＡＤＹＩＮＤ　［ＣＡＴＯＲｌ　４７へも 与えられる。

しかし、入力ピン２６に１＋１１　ｍしたパケットがデータ・パケットであるよ うにそのパケットの２番目のビットがＯではなくて１であったとすると、状態表 の５行目が適用されて、データ・パケットの最初のビットのためにそのマシンは スタート状態にあり、いまは入力端子１７２におけるＤＡＴＡＩＮである。この ために、ビットカウンタ１４３にそのデータ・パケットにおいて予測されるビッ ト数がＯ−ドされるように、出力し０ＡＤＣＯＩＪＮＴが出力端子１７４に出力 させる。この場合にはビット数はデータの１バイトに対応づる８である。このマ シンは新しい状態ＤＡＴＡＢ　ＩＴへ移り、状態表の６行目かられかるように、 入力端子１７３がＯに達しない限りは出力１１７６における５ＨＩＦＴＩＮ信号 のために状態マシンは入力ビットを入力レジスタ１４５に沿って逐次移動させる 一連の動作を行わせ、出力端子１７５におけるＤＥＣＣＯＵ＼Ｔ　（ｆｆｉ　号 のためにカウンタ１４３内のカウントをしだいに減少させる。カウンタ１４３の カウントが０に達して、データのめられている８ビツトが受けられたことを示す と、入力状態マシンの表の７行目が適用されて、マシンが状ｆｉＤＡＴＡＢ　Ｉ 　ＴＳに依然としてあり、カウントＯ信号が線１７３に受けられる。それによっ て線１７６上の桁入れ出力が最終のデータ・ビットを入力レジスタ１４５へ動か し、マシンはデータ終り状態へ変る。状］＆表の８行目は、この状態において？ ８表昭６１−５００８２４　（９） は５ＥＴＤＡＴＡＲＥＡＤＹ信号が’６１７７に出力されてラッチ１４９とＲＥ ＡＤＹ　ＩＮＤＩｃＡＴＯＲ１４６を変えさせる。それから入力状態マシン１４ ２はアイドリング状態へ戻る。ＲＥＡＤＹ　ＩＮＤＩｃＡＴＯＲ１４６へ供給さ れ′たＳ　Ｅ　Ｔ　Ｄ　Ａ　Ｔ　Ａ　ＲＥ　Ａ　ＤＹ低信号線９８におりる信号 「入力データ妥当」に、データの全バイトがいま入力レジスタ１４５により受け られたことを示させる。

したがって、第７図に示すリンク・インターフェイスは出力状態マシン１４０の 態様のパケット発生器を設け、第３図に示す種類のパケットまたは第４図に示す 種類の確認応答パケットでデータを出力できるように、関連するビットカウンタ が保持し、ゲー］・する。

入力状態マシン１４２はそれのビットカウンタおよびラッチとともにパケット復 号器を形成する。そのパケット復号器は入力ピン２６において受番ノた確認応答 パケットとデータ・パケットを識別できる。データ・パケットの場合には、それ は入力レジスタ１゛４５にロードし、完全なバイトが受けられた時にＲＥＡＤＹ ＩＮＤＩＣＡＴＯＲ１４６からの出力を与える。確認応答パケットの場合には、 それは入力レジスタ１４５をロードしないが、次のデータ・パケットの出力の制 御に出力信号を使用させる。その出力信号はラッチ１４８を変えさせて、次のＤ ＡＴＡＧＯ信号をＡＮＤゲート１５０を介して送るようにさせる。それは線９４ 上の出力ＡＣＫ信号に、出力すべきそれ以上のバイトをいまバス９５を介して出 力レジスタ１４４へ供給できることを指示させる。データのバイトが入力レジス タ１４５により受けられ、それからバス９７を介してそれの宛先へ転送されると 、データの別のバイトを入力できる前に確認応答パケットを出力ピン２７により 送らなければならないように、入力確認信号が線９９のために発生される。

第７図に示すリンク・インターフェイスを使用することにより、メツセージをデ ータの１つまた（まそれ以上のバイトで構成できることがわかるであろう。各バ イトは第３図に示すような種類のパケットで別々に送られる。第３図に示す種類 の各パケットが入力ピンにより受けられると、第４図に示すような種類の確認応 答を、次のデータ・パケットを入力できる前に、関連する出力ピンにより出力せ ねばならない。

上記の例においては、リンク・インターフェイス内の両方の状態マシンに共通り Ｏツクからタイミングパルスが供給される。これ（よデータのビット周波数と、 出力ピン２７により送られる確認応答パケットを制御するのに使用される。

ネットワーク内の２つまたはそれ以上のリンク装置へ同じクロック信号を分配す ることが不便である場合には、各リンクの入力ピンを正しい時刻に検査されるよ うに同期器を含ませることができる。第８図は第５図に類似づる構成を示す。た だ、第８図においては、１つのり０ツクの代りに２つの独立したクロック４３゜ ４・４が用いられている。それら２つのクロックは共通周波数を有するが、位相 関係は未知であるか、変化する。その場合にはリンク装置は第９図に示ずように 変更される。この図はクロック４３から信号を受ける装置５０のリンク装置のパ ケット発生Ｚ　７　Ｄとパケット復号器７１の変更された構成を示す。装こ５１ のリンク装置３７のために同様な構成が設けられる。クロック４３はクロックパ ルスを線７８を介して分周器７７へ与える。この分周器は、パケット発生器７０ がクロック４３の３サイクルごとに１ＷＡのクロックパルスを線７９から受ける ように、パルスの周波数を３分の１に分周することができる。パケット復号器７ １は同期器７２を介してクロックパルスを受ける。同期器７２の目的は、入力ピ ン２６の状態が、たとえばパケットのスタートビットの初めに信号レベルがＯか ら１へ変化する時に起るようには、変化しない詩にパケット復号器７１が入力ピ ン２６を検査するだけであるようにすることである。同期器７２は線７３により 入力ピン２６に接続され、Ｏから１への変化が検出されるまでクロック期間ごと に入力ピン２６を検査する。１クロツタ期間後にスタートして、それはクロック 信号を線７５を介してパケット復号器７１へ出力し、かつそれはクロック４３の ３つのり０ツク期間ごとにクロツク信号を線７５へ供給する。パケットの最後の ビットが検出されると、パケット復号器が新しいパケットの次のスタートビット に同ｖＡｌるように、パケッ１へ復号器７１は同期器７２を線７６上のリセット 信号によってリセットする。

第９図に示す構成においては、相互に接続されている２つのリンク装置の間の線 ３８と３９に供給されるビット信号の周波数はクロック４３の周波数の３分の１ であり、したがってクロック４３は比較的几い周波数のクロックとして僚能し、 同期器がビット周波数より１分に高い周波数入力信号を標本化できるようにする ことがわかるであろう。これにより同期器７２は入力ビットの前縁部を検出する こと、および妥当信号がパケット復号器７１により得られるように、スタートビ ットの前縁部の検出から適当な時間だけ遅れて、入力ピン２６にお（プる信号レ ベルに応答することが可能にされる。

上記の例においては、分周器の分周率は３に限定されないことがわかるであろう 。りＤツク４３は、入力ｌ１１７９へ与えるためにパケット発生器７０に対して 要求される周波数の４倍以上の周波数で動作できる。たとえば、それは５倍また はそれ以上の周波数で動作できる。たとえば、パケット復号器により各ビットを 送１こめに必要なりロック期間の数をｎとすると、同期器７２は動作してＯから １への変化を検出でき、それから、ｎクロック期間ごとにクロックパルスをパケ ット復号器へ出力する前にｎ÷２クロック期間をカウントする。

リンク製画３７を別々のクロックで動作できるようにするための別の装置を第１ ０．１１．１２図に示す。第１０図は第７図に示すリンク・インターフ１イスの 入カチレネルの変更例を示す。類似の部品には同様な数字が用いられている。こ の場合には高周波クロック４３は出力状態マシン１４０へ与えられる必要なりロ ック周波数９３の５倍で動作する。ピン２６からの入力信号が一連の標本化ブリ ップロップ８ｏを通じて送られる。それらの標本化フリップフロップは出力をレ ジスタ１４５へ与えるとともに、信号を線１７２を介して入力状態マシン１４２ へ供給する。高周波り０ツクパルスが線８２を介して標本化フリップフロップ８ ０へ与えられるとともに、入力状態マシン１４２０入力端子８４へ与えられる。

線８３が高周波クロック４３を分周器８１に接続する。分局器８１は高周波クロ ックパルスを５分の１に分周し、リンク・インターフェイスの残りの部分で使用 するためにクロックパルスを！！１１９３へ与える。標本化フリップフロップが 詳しく第１１図に示されている。第１１図は、入力ビン２６が連続する４つの標 本化フリップフロップ８５゜８６．８７．８８に接続されていることを示す。各 フリップフロップは出力を標本化フリラフ２１３フフ列の次のフリップフロップ へ出入を与える。各フリップフロップは高周波りＯツク４３からも入力を受ける 。第１２因はクロックパルス９３により決定される周波数を有するスタートビッ トを示す。それはクロック４３からの泡周波クロック信号と、第１１図に示され ているフリップフロップを使用することにより得られる標本化期間も示す。第１ ２因に示されている高周波クロックを使用することにより、第１１図の列中の各 フリップフロップは、第１２図に示されている標本化期間にピン２６からの入力 線における信号のレベルを標本化する。それは、その信号レベルがパケットの各 ビットの持続期間中に５回標本化されることを示す。標本化は高周波クロックの 一定周波数で連続して行われる。−ｔｊｐに、入力ビン２６におけるＯから１へ の変化（よ２回の連続する標本の門に到達する。したがって１つの標本は値０を 示し、次の標本は値１を示す。しかし、その変化がとり出された標本に一致した とすると、最初の標本化フリップフロップ８５は準安定となる。第１１図に示す 列中のノリツブフロップは、標本をとるために高周波クロックがフリップフロッ プをセットした時に、そのフリップ７０ツブの出力が入力のレベルに追従するよ うに構成される。最後の標本が終らせられた時にそれらの標本の間でフリップフ ロップはそれの入力の状態を保持し、その状態を０と１に分けるために強い正の 帰還を与える。最後の標本の終りで入力がＯと１の間で変化したとすると、フリ ップフロップは状態を分番プるためにある時間を要し、その時間は１りＯツク位 相より長いことがある。この場合には、次の標本化期間はフリップフロップ２５ からの出力をフリップフロップ８６を通させる。フリップ７Ｏツブ８６は状態を Ｏと１の間の状態に分ける別の機会を有する。こればくり返えし起り、各フリッ プフロップ８７．８８は、信号レベルがＯと１の間で変化する時に最初のフリッ プフロップ８５が標本をとる任意の場合に出力を分ける別の機会を有する。この ようにして、フリップフロップ列からの出力８９は標本が信号レベルＯまたは１ を有するかどうかを決定し、したがってピン２６に遺した各パケットのスタート ビットの前縁部を検出できるようにする。

この構成においては、入力状態マシン１４２の状態系列は線１７２において高周 波りＯツク４３の周波数の入力を受ｔプるように構成される。入力ビツトパター ンの各ビットの中心にほぼ一致する時刻にデータを入力レジスタ１４５ヘロード させるために、入力状態マシン１４２のための遷移表は下記のように改められる ：入力状態マシン 状　態　入　力　辻ｊ　＋η　迭ｐバ源亘１、ａｎｙＲＱＳ（！Ｉ　１ｄｌｅ ２、１ｄｌｅ　ΔＤｅｔａｉｎ　１ｄｌｅ３、１ｄｌｅ　Ｄａｔａ！ｎ　５ｔａ ｒｔ。

４、５ｔａｒｔｏ　５ｔａｒｔ１ ５、　ｓ＋ａｒｔ１Ｓｌｉｌｒｔ２ ６、５ｔａｒｔ２　５ｔａｒｔ３ ７、５ｔａｌ”ｔ３　５ｔａｒｔ４ ８、５ｔａｒｔ４　５ｔａｒｔｓ ９、　Ｓｔ、ａｒｔ５　５ｔａｒｔ １０、５ｔａｒｔ　ΔＤａｔａｉｎ　５ｅｔＡｃｋｒｃａｄｙ　１ｄｌｅ１１、 ５ｔａｒｔ　Ｄａｔａｉｎ　’　ＬＯａｄＣＯＩＩｎｔ　ｄａｔａｌｌｉ℃５０ １２、　ｄａｔａｌｌｉｔｓｏ　ｄａｔａｂｉｔｓ＋４３、　（Ｉｉｌｊｉ）ｂ ｉｌｓｌ　ｄａｔａｂｉｔｓ２１４、ｄａｔａｂｉｔｓ２　ｄａｔａｂｉｔｓ３ １５、　ｄａｔａｂｉｔｓ３　ｄａｔａｂｉｔｓ１６、ｄａｔａｂｉ℃Ｓ　ΔＣ ｏｕｎｔｚｅｒｏ　５ｈｉｆｔｉｎ　ｄａｔａｂｉｔｓ。

ｏｅｃｃｏｕｎｔ １７、　ｄａｔａｂｉｔｓ　Ｃｏｕｎｔｚｅｒｏ　５ｈｉｆｔｉｎ　ｄａｔａｃ ｎｄ。

１８、　ｄａｔａｅｎｄＯｄａｔａａｎｄ１１９、　ｄａｔａｃｎｄｌ　ｄａｔ ａＱｎｄ２２Ｑ、ｄａｔａａｎｄ２　ｄａｔａａｎｄ３２１、　ｄａｔａｅｎ＋ １３　ｄａｔａａｎｄ２２、ｄａｔａａｎｄ　５ｃｔＤａｔｒｅａｄｙ　’１ｄ ｌｅ？８表昭６４−５００８２４　（１１）この場合には、人力状態マシーン１ ４２は状態をクロック４３の高い周波数で変化することがわかるであろう。パケ ットの初めにスタートピッ１−を検出づる線８９における最初の信号は、遷・移 表の３行目に従って信号１）ａｔａｉｎを発生させる。こ、・のマシンはそれか ら７つの高周波クロック期間の間待一つでから、１０行目と１１行目に従って、 標本化フリ、ツブフロップ８０がらの出力が別の［）ａｔａｉｎ信号に一５Ｒ１ するかどうかを検査する。データ・パケットが到達−シたことを線８９上の信号 が示したとすると、５つの七各高周波クロックパルス期間に１回だけデータが入 力、レジスタ１４５内へ進ませられるように、状態マシン７見各ビット期間に対 して線１２〜１６を通ってリサイカルする。更に、上記の状態表の１８〜２１行 目は出１力３　ｅｔ　［）　ａｔａｒｅａｄｙをり０ツクパルス９３の低いクロ 、ツク周波数に一致するように遅らせる。

各リンク装置３７は、他のｇ′置へとりっ（プるための適当な接続を有する別々 の装置−を備えることができることがわかるであろう。このよ−うにしてそれら は、他の場合にはネットワーク内で通信できない装置のためのネットワーク内で 標準的な通信を可能にするためのアダプタ装置としてとりつける−ことができる ことがわかるであろう。

本発明は以上説明した例の細部に限定されるものではない。マイクロコンピュー タという用語は、全体として集積回路装置を基にした小型コンピュータに関連す るものであるが、そのコンピュータがどれ位小型であるかについての制約は何ら 果されない。

羅１？！メこネト八°７７ト 国際調査報告 ｍ″ｍ“□”’　ＰＣ”ｌ’／ＧＢ　１１４１００ｍ７１；Ｍｎ１Ｘ　：０７ｒ ｉ　：Ｎτ−、劾に、、τ：０トＩλＬＥＥλ只ＣＭ　ＲＥ’？ＯＲＴ　０ＮＦ ｏｒ　ｍｏｒ＠　ａＩ！ｅａｉｌ＊　ｊｈｗ＋＋　−１ａｔｅ　＋＋−−−。

Claims (1)

1. 【特許請求の範囲】 １．データを出力する出力チャネルと、チータを受ける入力チャネルとを備え、 出力チャネルは、（ａ）データ・ビットを外部の一方向通信線に沿って直列に送 るようにその一方向通信線に接続するための出力端子と、 （ｂ）チータを運ぶための第１の様式のデータ・パケットと、データ・パケット を受けたことを示す第２の様式の確認応答パケットとを含む直列ビット・パケッ トを発生し、その直列ビット・パケットを出力端子へ供給する発生手段と、を備 え、前記入力チャネルは、 （ｃ）データ・ビットを外部の一方向通信線に沿って直列に受けるようにその一 方向通信線に接続するための入力端子と、 （ｄ）前記入力端子から直列ビット・パケットを受け、そのパケットが前記第１ の様式か、あるいは前記第２の様式かを検出するパケット復号手段と、 を備え、前記インターフェイスは制御器を含み、この制御器は前記パケット発生 手段と前記パケット復号手段に接続され、出力チャネルによるパケットの出力ま たは入力チャネルによるパケットの受信に応答して、入力チャネルによるデータ ・パケットの受信に応答してパケット発生手段に確認応答パケットを出力させ、 かつデータ・パケットの出力後に、入力チャネルが確認応答パケットを受けるま でそれ以上のデータ・パケットの出力を阻止することを特徴とする装置とマイク ロコンピュータの間、または１つまたはそれ以上のマイクロコンピュータを含む 回路網中の装置の間で通信を可能にする通信インターフェイス。．２．特許請求 の範囲第１項記載の通信インターフェイスであって、データ・パケットが標準数 のデータビットを含むようにパケット発生手段は各パケットの長さを制御する手 段を含むことを特徴とする通信インターフェイス。 ３．特許請求の範囲第２項記載の通信インターフェイスであって、パケット発生 手段はそれぞれ８ビットのデータを含むデータ・パケットを発生するように構成 されることを特徴とする通信インターフェイス。 ４．特許請求の範囲第２項または第３項記載の通信インターフェイスであって、 パケット発生手段はカウンタ手段を含み、このカウンタ手段はパケット中の出力 される各データ・ビットをカウントし、かつ、データ・ビットの数が標準数に達 した時にそれを示す信号を与えるように構成され、カウンタ手段がその信号を与 えることにより、データ・パケットの終りを示す所定の信号をパケット発生手段 は出力することを特徴とする通信インターフェイス。 ５．特許請求の範囲第４項記載の通信インターフエイスであって、パケット復号 手段は入力データ・バケット中の受けたチータ・ビットの数をカウントするカウ ンタ手段を含み、パケット復号手段は、データ・ビットの数が標準数に達した時 に信号を与えるように構成され、前記信号は制御器により受けられ、かつその信 号はパケット発生手段による動作を開始させて確認応答パケットを出力させるよ うに構成されることを特徴とする通信インターフェイス。 ６．特許請求の範囲第１〜５項のいずれかに記載の通信インターフェイスであっ て、パケット発生手段は、データ・パケットを出力するために一連のデータ・ビ ットが続く第１の様式のビットパターンと、確認応答パケットを発生するために データ・ビットのない第２の様式のビットパターンとを発生する手段を有するこ とを特徴とする通信インターフェイス。 ７．特許請求の範囲第６項記載の通信インターフェイスであって、第１の様式と 第２の様式は各パケットの開始時に２ビットにより決定されることを特徴とする 通信インターフェイス。 ８．特許請求の範囲第１〜７項のいずれかに記載の通信インターフェイスであっ て、出力チャネルはパヶット発生手段により出力させられる８データ・ビットを 保持する単一のバイト・レジスタを含むことを特徴とする通信インターフェイス 。 ９．特許請求の範囲第１項または第８項記載の通信インターフェイスであって、 入力チャネルは入力チャネルにより受けられる８チータ・ビットを保持する単一 のバイト・レジスタを含むことを特徴とする通信インターフェイス。 １０．特許請求の範囲第１〜９項のいずれかに記載の通信インターフェイスであ って、前記制御器は第１の状態と第２の状態に設定できる第１の保持手段を備え 、前記第２の状態においては前記保持手段はぱケット発生手段によるチータ・パ ケットの出力を行わせる出力信号を与え、前記第２の状態においては前記保持手 段はデータ・パケットの出力を禁止し、前記第１の保持手段を前記１つの状態に セットするために、入力チャネルが確認応答パケットを受けた時にパケット復号 手段から信号を受けるように前記第１の保持手段は構成され、かつデータ・パケ ットの出力が終った時に前記第１の保持手段を前記第２の状態にセットするため にパケット発生手段からの信号を受けるように前記第１の保持手段は構成される ことを特徴とする通信インターフェイス。 １１．特許請求の範囲第１０項記載の通信インターフェイスであって、前記制御 器は１つの状態と第２の状態に設定できる第２の保持手段を備え、前記１つの状 態においては前記保持手段は、確認応答パケットを出力すべきことをパケット発 生手段へ指示する信号を与え、前記第２の状態においては前記指示する信号を与 えず、前記第２の保持手段は、パケット復号手段に応答する入力を受けることに より、確認応答パケットを出力させるために前記第２の保持手段を前記１つの状 態にセットするように構成され、前記第２の保持手段は、その第２の保持手段を 前記第２の状態にセットするために、前記パケット発生手段による前記確認応答 パケットの出力に応答する別の入力を有することを特徴とする通信インターフェ イス。 １２．特許請求の範囲第１〜１０項のいずれかに記載の通信インターフェイスで あって、入力チャネルと出力チャネルにおける信号のタイミングを制御するため のクロック信号を与えるように構成されたタイミング手段を含むことを特徴とす る通信インターフェイス。 １３．特許請求の範囲第１２項記載の通信インターフェイスであって、出力チャ ネルは所定の周波数と所定の位相の信号を出力するように構成されたタイミング 手段を含み、前記入力チャネルは、前記所定の周波数と同じ周波数を有するが位 相が異なる入力信号を同期させるための信号同期手段を含み、この同期手段は前 記入力端子に受けた信号のうち前記所定の周波数より高い周波数を有する信号を 標本化する手段を含むことを特徴とする通信インターフェイス。 １４．特許請求の範囲第１３項記載の通信インターフェイスであって、前記同期 手段は、パケットの最初のヒットの前縁部を検出するために入力端子における信 号のうち入力信号のビット周波数より高い周波数の信号のレベルを標本化し、か つ、入カパケット信号の位相とは無関係に、信号レベルが入カパケット中のビッ トパターンを真に示すことができるようにするために、前記前縁部の検出から適 当な時間が経過した後で信号レベルを前記パケット復号手段へ供給する手段を含 むことを特徴とする通信インターフェイス。 １５．特許請求の範囲第１４項記載の通信インターフェイスであって、前記同期 手段はパケットの最初のビットの前縁部を検出するための一連の標本化フリッブ フロッブを含むことを特徴とする通信インターフェイス。 １６．特許請求の範囲第１〜１５項のいずれかに記載の通信インターフェイスで あって、通信のためインターフェイスをとりつけるべき装置へ接続するための手 段を有し、前記接続は入力データ経路と入力制御信号線を含む入力チャネルヘの 接続と、出力データ伝送路と出力制御信号線を含む前記出力チャネルヘの接続と を含むことを特徴とする通信インターフェイス。 １７．特許請求の範囲第１〜１６項のいずれかに記載の通信インターフェイスを 有する集積回路装置。 １８．特許請求の範囲第１〜１７項のいずれかに記載の通信インターフェイスを 含む２つまたはそれ以上の装置の回路網において、前記名インターフェイスは、 各インターフェイスの出力端子を別のインターフェイスの入力端子に相互に接続 する非共用一方向信号線により別のインターフェイスに接続されることを特徴と する通信インターフェイス。 １９．特許請求の範囲第１８項記載の回路網であって、回路網の種々の装置が共 通周波数の信号を与えるように構成された種々のタイミング・クロックを有する ことを特徴とする回路網。