JPH0322896A - インバータ制御装置 - Google Patents
インバータ制御装置Info
- Publication number
- JPH0322896A JPH0322896A JP1157481A JP15748189A JPH0322896A JP H0322896 A JPH0322896 A JP H0322896A JP 1157481 A JP1157481 A JP 1157481A JP 15748189 A JP15748189 A JP 15748189A JP H0322896 A JPH0322896 A JP H0322896A
- Authority
- JP
- Japan
- Prior art keywords
- inverter control
- circuit
- switching elements
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 102100023696 Histone-lysine N-methyltransferase SETDB1 Human genes 0.000 description 1
- 101710168120 Histone-lysine N-methyltransferase SETDB1 Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は空気調和機等の負荷（圧縮機）の制御に用い
られるインバータ制御装置に係り，更に詳しくは負荷を
駆動するに際し、複数のスイッチング素子のアーム間短
絡を防止するデッドタイムが常に正確な値に保たれるよ
うにしたインバータ制御装置に関するものである． ［従 来 例］ 近年、この種のインバータ制御装置は空気調和機だけで
なく種々家電機器に利用されるようになった・ ここで、空気調和機を例にして説明すると、第３図に示
されるように、インバータ制御装置には，負荷の圧縮機
１を駆動する複数のスイッチング素子（トランジスタ）
からなるスイッチング・トランジスタ２が備えられてい
る．また、図示しないが，インバータ制御装置には、そ
の圧縮機１の運転周波数に応じた波形データのタイムデ
ータおよびスイッチデータを種々記憶するメモリ部と、
その運転周波数の指令に応じてメモリから所定波形デー
タを読み出し、この波形データに基づいて前記複数のス
イッチング素子を所定時間ＯＮ，ＯＦＦ制御する制御部
（ｃｐｕ）とが備えられている．そして、空気調和機に
て、リモコンやパネル等の操作に応じた所定運転周波数
の指令が出力されると、その運転周波数指令に対応する
波形データがメモリ部から読み出され，これら波形デー
タに基づいて圧縮機１を駆動するＰＩＩＭ波形の信号が
得られる．このとき、第４図に示されるように、スイッ
チデータによりスイッチング・トランジスタ２の各トラ
ンジスタをＯＮ，ＯＦＦ制御するための信号（｝’ＶＭ
波形）が制御部にて所定時間出力されるが、例えばトラ
ンジスタ２ａ，２ｂはその制御部のＩ／Ｏボートから出
力されるＩＩＬ”レベルでＯＦＦされ、その”Ｈ”レベ
ルでＯＮされる。このように、トランジスタ２ａヲＯＮ
，ＯＦＦ制御する上アームノ信号（Ｕ，Ｖ，Ｗ）とトラ
ンジスタ２ｂをＯＮ ， ＯＦＦ制御する下アームの信
号（石，，『）とにより，スイッチング・トランジスタ
２がＯＮ，Ｏｉ’下し、パルス状の電圧波形（相間電圧
波形）が圧縮機１に印加される． ところで、上記下アームの信号（ｒＪ，Ｖ，ｖ）は上ア
ームの信号（Ｕ，Ｖ，Ｗ）を反転したものであるため，
例えばその信号のＯＦＦタイミングが遅れると、上・下
アームのトラジスタの切り替え動作時に、それらトラン
ジスタの立上り、立ち下がり時間の影響により同時にＯ
Ｎ状態となり、その上・下アーム間が短絡することもあ
る．そこで、第４図に示されるように、上・下アームの
信号（ｕ＊ｖｔｗｔｕ，ｖｔ方） （７）ＯＮタイミン
グを遅延し、上・下アームのトランジスタを同時に所定
時間（デットタイム）ＯＦＦ状態とする必要がある． そのため、第５図に示されるように、インバータ制御装
置には、ＰＷＭ波形（上・下アームの信号υ，ｖ，Ｖ，
υ，Ｖ，Ｖ）の立上り（ＯＮタイミング）を遅延するた
めの遅延回路が備えられている。遅延回路は、抵抗３お
よびコンデンサ４によるＣＲ時定数の積分回路と、その
信号の立ち下がりを急峻にするためのダイオード５とか
ら構威されている． すなわち、第４図（ａ）および（ｂ）の実線に示される
ように、上・下アームの信号のＯＮタイミングが上記Ｏ
Ｒ時定数だけ遅延されるため、上記デッドタイムとして
は略そのＣＲ時定数による時間だけ得られる． ［発明が解決しようとする課題］ しかしながら、上記インバータ制御装置において、上記
デッドタイムを得る積分回路のＣＲ時定数は抵抗３およ
びコンデンサ４のバラッキにより変化し、また温度変化
の影響によっても変化するため、そのデッドタイムが不
安定となり、スイッチング・トランジスタ２をＯＮ ，
ＯＦＦする時間が不安定となる。その結果、例えばそ
のスイッチング・トランジスタ２の上・下アームが短絡
することもあり、また圧縮機１に印加される相聞電圧の
幅が変化し、インパータ制御の不安定化を招くことにも
なる． この発明は上記課題に鑑みなされたものであり、その目
的はデットタイムを正確な値とし、上・下アームの短絡
を防止し、インバータ制御の安定化を図ることができる
ようにしたインバータ制御装置を提供することにある． ［課題を解決するための手段］ 上記目的を達或するために、この発明は、複数のスイッ
チング素子をＯＮ，ＯＦＦ信号により駆動し，それら複
数のスイッチング素子のＯＮ，ＯＦＦ制御に応じたパル
ス状の電圧を負荷に印加し、その負荷を所定運転周波数
で運転制御するインバータ制御装置において、上記複数
のスイッチング素子をＯＮ，ＯＦ［’制御するに際し，
それらＯＮ，ＯＦＦ信号のＯＮタイミングでグロソクパ
ノレスをカウントし、このカウント数が所定値になった
ときに、そのＯＮ，ＯＦＦ信号をＯＮタイミングとする
カウンタ手段を備え，このカウンタ手段にて得られるＯ
Ｎ，ＯＦＦ信号にて上記スイッチング素子をＯＮ，ＯＦ
Ｆ制御するようにしたことを要旨とする． ［作 用］ 上記構成としたので，上記複数のスイッチング素子をＯ
Ｎ ， ＯＦＦ制御するに際し、それらＯＮ，ＯＦＦ信
号（Ｕ，Ｖ，Ｖ，ＩＪ，Ｖ，Ｖ）（７）ＯＮタイミング
ハ上記カウンタ手段によるカウント数が設定値に達する
まで遅延される。すなわち、それら複数のスイッチング
素子の上アームの信号（ＯＮ ， ＯＦＦ信号）と下ア
ームの信号（ＯＮ，ＯＦＦ信号）とが互いに反転した信
号であるが、上記カウンタ手段によりそれらＯＮ，Ｏ？
下信号のＯＮタイミングが上記設定値に応じて遅延され
、それらＯＮ，ＯＦＦ信号の間にはその遅延時間だけ同
時にＯト下状態の時間（デットタイム）が設けられる．
しかも、その遅延時間は温度変化による影響が少なく，
常に正確な値にされるため，デットタイムが安定化し５
−ヒ・下アームの短絡を防止し、また上記複数のスイッ
チング素子のＯＮ，ＯＦＦにより負荷に印加される相間
電圧波形の幅が安定化し、負荷のインバータ制御の安定
化を図ることができる。
られるインバータ制御装置に係り，更に詳しくは負荷を
駆動するに際し、複数のスイッチング素子のアーム間短
絡を防止するデッドタイムが常に正確な値に保たれるよ
うにしたインバータ制御装置に関するものである． ［従 来 例］ 近年、この種のインバータ制御装置は空気調和機だけで
なく種々家電機器に利用されるようになった・ ここで、空気調和機を例にして説明すると、第３図に示
されるように、インバータ制御装置には，負荷の圧縮機
１を駆動する複数のスイッチング素子（トランジスタ）
からなるスイッチング・トランジスタ２が備えられてい
る．また、図示しないが，インバータ制御装置には、そ
の圧縮機１の運転周波数に応じた波形データのタイムデ
ータおよびスイッチデータを種々記憶するメモリ部と、
その運転周波数の指令に応じてメモリから所定波形デー
タを読み出し、この波形データに基づいて前記複数のス
イッチング素子を所定時間ＯＮ，ＯＦＦ制御する制御部
（ｃｐｕ）とが備えられている．そして、空気調和機に
て、リモコンやパネル等の操作に応じた所定運転周波数
の指令が出力されると、その運転周波数指令に対応する
波形データがメモリ部から読み出され，これら波形デー
タに基づいて圧縮機１を駆動するＰＩＩＭ波形の信号が
得られる．このとき、第４図に示されるように、スイッ
チデータによりスイッチング・トランジスタ２の各トラ
ンジスタをＯＮ，ＯＦＦ制御するための信号（｝’ＶＭ
波形）が制御部にて所定時間出力されるが、例えばトラ
ンジスタ２ａ，２ｂはその制御部のＩ／Ｏボートから出
力されるＩＩＬ”レベルでＯＦＦされ、その”Ｈ”レベ
ルでＯＮされる。このように、トランジスタ２ａヲＯＮ
，ＯＦＦ制御する上アームノ信号（Ｕ，Ｖ，Ｗ）とトラ
ンジスタ２ｂをＯＮ ， ＯＦＦ制御する下アームの信
号（石，，『）とにより，スイッチング・トランジスタ
２がＯＮ，Ｏｉ’下し、パルス状の電圧波形（相間電圧
波形）が圧縮機１に印加される． ところで、上記下アームの信号（ｒＪ，Ｖ，ｖ）は上ア
ームの信号（Ｕ，Ｖ，Ｗ）を反転したものであるため，
例えばその信号のＯＦＦタイミングが遅れると、上・下
アームのトラジスタの切り替え動作時に、それらトラン
ジスタの立上り、立ち下がり時間の影響により同時にＯ
Ｎ状態となり、その上・下アーム間が短絡することもあ
る．そこで、第４図に示されるように、上・下アームの
信号（ｕ＊ｖｔｗｔｕ，ｖｔ方） （７）ＯＮタイミン
グを遅延し、上・下アームのトランジスタを同時に所定
時間（デットタイム）ＯＦＦ状態とする必要がある． そのため、第５図に示されるように、インバータ制御装
置には、ＰＷＭ波形（上・下アームの信号υ，ｖ，Ｖ，
υ，Ｖ，Ｖ）の立上り（ＯＮタイミング）を遅延するた
めの遅延回路が備えられている。遅延回路は、抵抗３お
よびコンデンサ４によるＣＲ時定数の積分回路と、その
信号の立ち下がりを急峻にするためのダイオード５とか
ら構威されている． すなわち、第４図（ａ）および（ｂ）の実線に示される
ように、上・下アームの信号のＯＮタイミングが上記Ｏ
Ｒ時定数だけ遅延されるため、上記デッドタイムとして
は略そのＣＲ時定数による時間だけ得られる． ［発明が解決しようとする課題］ しかしながら、上記インバータ制御装置において、上記
デッドタイムを得る積分回路のＣＲ時定数は抵抗３およ
びコンデンサ４のバラッキにより変化し、また温度変化
の影響によっても変化するため、そのデッドタイムが不
安定となり、スイッチング・トランジスタ２をＯＮ ，
ＯＦＦする時間が不安定となる。その結果、例えばそ
のスイッチング・トランジスタ２の上・下アームが短絡
することもあり、また圧縮機１に印加される相聞電圧の
幅が変化し、インパータ制御の不安定化を招くことにも
なる． この発明は上記課題に鑑みなされたものであり、その目
的はデットタイムを正確な値とし、上・下アームの短絡
を防止し、インバータ制御の安定化を図ることができる
ようにしたインバータ制御装置を提供することにある． ［課題を解決するための手段］ 上記目的を達或するために、この発明は、複数のスイッ
チング素子をＯＮ，ＯＦＦ信号により駆動し，それら複
数のスイッチング素子のＯＮ，ＯＦＦ制御に応じたパル
ス状の電圧を負荷に印加し、その負荷を所定運転周波数
で運転制御するインバータ制御装置において、上記複数
のスイッチング素子をＯＮ，ＯＦ［’制御するに際し，
それらＯＮ，ＯＦＦ信号のＯＮタイミングでグロソクパ
ノレスをカウントし、このカウント数が所定値になった
ときに、そのＯＮ，ＯＦＦ信号をＯＮタイミングとする
カウンタ手段を備え，このカウンタ手段にて得られるＯ
Ｎ，ＯＦＦ信号にて上記スイッチング素子をＯＮ，ＯＦ
Ｆ制御するようにしたことを要旨とする． ［作 用］ 上記構成としたので，上記複数のスイッチング素子をＯ
Ｎ ， ＯＦＦ制御するに際し、それらＯＮ，ＯＦＦ信
号（Ｕ，Ｖ，Ｖ，ＩＪ，Ｖ，Ｖ）（７）ＯＮタイミング
ハ上記カウンタ手段によるカウント数が設定値に達する
まで遅延される。すなわち、それら複数のスイッチング
素子の上アームの信号（ＯＮ ， ＯＦＦ信号）と下ア
ームの信号（ＯＮ，ＯＦＦ信号）とが互いに反転した信
号であるが、上記カウンタ手段によりそれらＯＮ，Ｏ？
下信号のＯＮタイミングが上記設定値に応じて遅延され
、それらＯＮ，ＯＦＦ信号の間にはその遅延時間だけ同
時にＯト下状態の時間（デットタイム）が設けられる．
しかも、その遅延時間は温度変化による影響が少なく，
常に正確な値にされるため，デットタイムが安定化し５
−ヒ・下アームの短絡を防止し、また上記複数のスイッ
チング素子のＯＮ，ＯＦＦにより負荷に印加される相間
電圧波形の幅が安定化し、負荷のインバータ制御の安定
化を図ることができる。
［実 施 例］
以下、この発明の実施例を第１図および第２図に基づい
て説明する． 第１図において，インバータ制御装置の遅延回Ｍハ．Ｐ
ｌ７Ｍ波形（１・下７−ム（７）信号Ｕ，Ｖ，Ｗ，Ｕ，
Ｖ，ｊ）をｌ｛［：ＳＥＴ端子に入力し、その信号の“
Ｌ”レベルでリセットし、かつ、′Ｈ”レベルでクロッ
クをカウントし、このカウントアップで出力Ｑを“Ｈ”
レベルにするカウンタ回路６と、その出カＱがＩＩＬ”
レベルの間、そのクロックをカウンタ回路６のＣＬκ端
子に出力する論理和回路７とから構戊されている． ここで、圧縮機１をインバータ制御するに際し、スイッ
ング・トランジスタ２がＰＷＭ波形に応じてＯＮ，ＯＦ
Ｆ制御される．このとき、第２図に示されるように、カ
ウンタ回路６のＲＥＳＥＴ端子には、例えば上アームの
信号（同図（ａ）に示す）が入力されるものとする．す
ると、同図（ｄ）に示されるように、カウンタ回路６の
ＲＨＳＥＴ端子がアクティブ１ＬＬ”レベルであるため
、そのＲＥＳＥＴ端子が１Ｌ″レベルになると、出力Ｑ
が“Ｌ″レベルになる．この＋１ Ｌ １３レベルによ
り、同図（ｃ）に示されるように、論理和回路７からは
クロックが出力されるが、ＲＨＳＥＴ端子が゛′Ｌ”レ
ベルであるため、カウンタ回路６はカウント動作を行な
うことがなく、この間出力Ｑは“Ｌ”レベルのままにな
っている。
て説明する． 第１図において，インバータ制御装置の遅延回Ｍハ．Ｐ
ｌ７Ｍ波形（１・下７−ム（７）信号Ｕ，Ｖ，Ｗ，Ｕ，
Ｖ，ｊ）をｌ｛［：ＳＥＴ端子に入力し、その信号の“
Ｌ”レベルでリセットし、かつ、′Ｈ”レベルでクロッ
クをカウントし、このカウントアップで出力Ｑを“Ｈ”
レベルにするカウンタ回路６と、その出カＱがＩＩＬ”
レベルの間、そのクロックをカウンタ回路６のＣＬκ端
子に出力する論理和回路７とから構戊されている． ここで、圧縮機１をインバータ制御するに際し、スイッ
ング・トランジスタ２がＰＷＭ波形に応じてＯＮ，ＯＦ
Ｆ制御される．このとき、第２図に示されるように、カ
ウンタ回路６のＲＥＳＥＴ端子には、例えば上アームの
信号（同図（ａ）に示す）が入力されるものとする．す
ると、同図（ｄ）に示されるように、カウンタ回路６の
ＲＨＳＥＴ端子がアクティブ１ＬＬ”レベルであるため
、そのＲＥＳＥＴ端子が１Ｌ″レベルになると、出力Ｑ
が“Ｌ″レベルになる．この＋１ Ｌ １３レベルによ
り、同図（ｃ）に示されるように、論理和回路７からは
クロックが出力されるが、ＲＨＳＥＴ端子が゛′Ｌ”レ
ベルであるため、カウンタ回路６はカウント動作を行な
うことがなく、この間出力Ｑは“Ｌ”レベルのままにな
っている。
そして、上アームの信号の“Ｈ ｌ｝レベルにより、Ｒ
ＥＳＥＴ端子が“Ｈ”レベルになるため、カウンタ回路
６がカウント動作される．すると、同図（ｅ）に示され
るように、カウンタ回路６においては、カウント偵が人
力クロック数に応じてアップし、設定値（例えば４クロ
ック）に達するとカウントアップとなり，出力Ｑが“Ｈ
”レベルになる．すなわち．．人力した上アームの信号
の立上りタイミングはそのクロックのカウント時間だけ
遅延され，この遅延時間分がデッドタイムになる．この
ように，クロックのカウント数によりデットタイムを得
るようにしたので、デットタイムを常に一定値にするこ
とができる． また、上記遅延回路にはカウンタ回路６がスイッチング
・トランジスタ２の上・下アームの信号（Ｕ，ｖ，ｗ，
ｕ，Ｖ，警）に対応する数だけ設けられており、それら
上・下アームの信号の立上りタイミングはそれぞれ一定
時間，つまりカウンタ回路６のカウント時間だけ遅延さ
れる． このように，上・下アームの信号のデットタイムは、ク
ロックのカウント数により決定されるため、従来例の回
路のように、温度変化による影響が極めて少なく、常に
正確な値に保たれる．したがって、スイッチング・トラ
ンジスタ２における上・下アーム間が短絡することもな
く、また圧縮機１に印加される相間電圧波形の幅が安定
化し、インバータ制御が安定化することにもなる．［発
明の効果］ 以上説明したように、この発明のインバータ制御装置に
よれば、スイッチング・トランジスタのＯＮ，ＯＦＦ信
号のＯＮタイミングを所定時間遅延し、デットタイムを
得るに際し，その時間をクロックをカウントするカウン
タ回路を設けたので、温度により影響されない正確なデ
ットタイムを得ることができるため、スイッチング・ト
ランジスタの上・下アーム間の短絡を防止し，かつ、圧
縮機のインバータ制御の安定化を図ることができる。
ＥＳＥＴ端子が“Ｈ”レベルになるため、カウンタ回路
６がカウント動作される．すると、同図（ｅ）に示され
るように、カウンタ回路６においては、カウント偵が人
力クロック数に応じてアップし、設定値（例えば４クロ
ック）に達するとカウントアップとなり，出力Ｑが“Ｈ
”レベルになる．すなわち．．人力した上アームの信号
の立上りタイミングはそのクロックのカウント時間だけ
遅延され，この遅延時間分がデッドタイムになる．この
ように，クロックのカウント数によりデットタイムを得
るようにしたので、デットタイムを常に一定値にするこ
とができる． また、上記遅延回路にはカウンタ回路６がスイッチング
・トランジスタ２の上・下アームの信号（Ｕ，ｖ，ｗ，
ｕ，Ｖ，警）に対応する数だけ設けられており、それら
上・下アームの信号の立上りタイミングはそれぞれ一定
時間，つまりカウンタ回路６のカウント時間だけ遅延さ
れる． このように，上・下アームの信号のデットタイムは、ク
ロックのカウント数により決定されるため、従来例の回
路のように、温度変化による影響が極めて少なく、常に
正確な値に保たれる．したがって、スイッチング・トラ
ンジスタ２における上・下アーム間が短絡することもな
く、また圧縮機１に印加される相間電圧波形の幅が安定
化し、インバータ制御が安定化することにもなる．［発
明の効果］ 以上説明したように、この発明のインバータ制御装置に
よれば、スイッチング・トランジスタのＯＮ，ＯＦＦ信
号のＯＮタイミングを所定時間遅延し、デットタイムを
得るに際し，その時間をクロックをカウントするカウン
タ回路を設けたので、温度により影響されない正確なデ
ットタイムを得ることができるため、スイッチング・ト
ランジスタの上・下アーム間の短絡を防止し，かつ、圧
縮機のインバータ制御の安定化を図ることができる。
第ｌ図はこの発明の一実施例を示すインバータ制御装置
の遅延回路の概略的ブロック図，第２図は上記インバー
タ制御装置遅延回路の動作を説明するためのタイムチャ
ート図，第３図は従来のインバータ制御装置の概略的部
分ブロック図，第４図は従来のインバータ制御の動作を
説明するためのタイムチャート図、第５図は従来のイン
バータ制御装置の遅延回路の概略的回路図である．図中
、１は圧縮機（負荷），２はスイッング・トランジスタ
部（複数のスイッチング素子）、６はカウンタ回路、７
は論理和回路（２ＯＲ回路）である。
の遅延回路の概略的ブロック図，第２図は上記インバー
タ制御装置遅延回路の動作を説明するためのタイムチャ
ート図，第３図は従来のインバータ制御装置の概略的部
分ブロック図，第４図は従来のインバータ制御の動作を
説明するためのタイムチャート図、第５図は従来のイン
バータ制御装置の遅延回路の概略的回路図である．図中
、１は圧縮機（負荷），２はスイッング・トランジスタ
部（複数のスイッチング素子）、６はカウンタ回路、７
は論理和回路（２ＯＲ回路）である。
Claims (1)
- （１）複数のスイッチング素子をＯＮ、ＯＦＦ信号によ
り駆動し、それら複数のスイッチング素子のＯＮ、ＯＦ
Ｆ制御に応じたパルス状の電圧を負荷に印加し、その負
荷を所定運転周波数で運転制御するインバータ制御装置
において、 前記複数のスイッチング素子をＯＮ、ＯＦＦ制御するに
際し、それらＯＮ、ＯＦＦ信号のＯＮタイミングでクロ
ックパルスをカウントし、このカウント数が所定値にな
ったときに、そのＯＮ、ＯＦＦ信号をＯＮタイミングと
するカウンタ手段を備え、 このカウンタ手段にて得られるＯＮ、ＯＦＦ信号にて前
記スイッチング素子をＯＮ、ＯＦＦ制御するようにした
ことを特徴とするインバータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157481A JPH0322896A (ja) | 1989-06-20 | 1989-06-20 | インバータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157481A JPH0322896A (ja) | 1989-06-20 | 1989-06-20 | インバータ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322896A true JPH0322896A (ja) | 1991-01-31 |
Family
ID=15650623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157481A Pending JPH0322896A (ja) | 1989-06-20 | 1989-06-20 | インバータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322896A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808390B1 (en) | 1999-05-04 | 2004-10-26 | Commonwealth Scientific And Industrial Research Organization | Process for carbonizing wood residues and producing activated carbon |
| CN103227625A (zh) * | 2012-01-26 | 2013-07-31 | 株式会社电装 | 空载时间产生电路以及负载驱动装置 |
-
1989
- 1989-06-20 JP JP1157481A patent/JPH0322896A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808390B1 (en) | 1999-05-04 | 2004-10-26 | Commonwealth Scientific And Industrial Research Organization | Process for carbonizing wood residues and producing activated carbon |
| CN103227625A (zh) * | 2012-01-26 | 2013-07-31 | 株式会社电装 | 空载时间产生电路以及负载驱动装置 |
| JP2013153388A (ja) * | 2012-01-26 | 2013-08-08 | Denso Corp | デッドタイム生成回路および負荷駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02139613A (ja) | 低電圧阻止制御装置 | |
| JPH0736708B2 (ja) | インバ−タ制御回路 | |
| JPH0322896A (ja) | インバータ制御装置 | |
| JPS634151B2 (ja) | ||
| US4308466A (en) | Circuit to compensate for semiconductor switching speed variations | |
| JP2002049443A (ja) | 内部降圧制御方式 | |
| KR940006610Y1 (ko) | 인버터 장치의 온시간 지연 가변회로 | |
| JPS63224677A (ja) | インバ−タ装置 | |
| KR940002612Y1 (ko) | 로우레벨 pwm 인버터회로 | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JP2648003B2 (ja) | タイマカウンタ | |
| KR930008064Y1 (ko) | 마이컴의 리세트회로 | |
| JPH0535303A (ja) | リニアソレノイドドライバ | |
| KR960005979B1 (ko) | 단안정 멀티바이브레타 | |
| JPS6243368B2 (ja) | ||
| KR930005547B1 (ko) | 액정구동장치 | |
| KR940005337Y1 (ko) | 문턱전압 조정 가능한 파형 정형회로 | |
| KR960000826Y1 (ko) | 리셋 타이밍 자동 조절회로 | |
| JPH0445300Y2 (ja) | ||
| JPH0746074Y2 (ja) | ブリツジ回路のスイツチング素子保護回路 | |
| KR19990030103U (ko) | 커패시터용량 증감장치 | |
| JPS5815319A (ja) | パルス発生回路 | |
| JPS6074818A (ja) | パルス計数装置 | |
| JPH03220813A (ja) | 半導体遅延回路 | |
| JPH05102806A (ja) | デユーテイ調整回路 |