CN103227625A - 空载时间产生电路以及负载驱动装置 - Google Patents

Abstract

本发明公开了一种空载时间产生电路以及负载驱动装置，所述空载时间产生电路（3、41、52）包括作为单独的电路的高侧控制信号产生电路（7）和低侧控制信号产生电路（8）。在控制信号从第二电平转变到第一电平之后所述控制信号保持所述第一电平的状态下过去了对应于第一时钟数的时间时，所述高侧控制信号产生电路（7）将高侧控制信号的电平从驱动禁止电平反转至驱动允许电平。在所述控制信号从所述第一电平转变到所述第二电平之后所述控制信号保持所述第二电平的状态下过去了对应于第二时钟数的时间时，所述低侧控制信号产生电路（8）将低侧控制信号的电平从所述驱动禁止电平反转至所述驱动允许电平。

Description

空载时间产生电路以及负载驱动装置

技术领域

本公开内容涉及一种空载时间（dead time）产生电路以及包括该空载时间产生电路的负载驱动装置。

背景技术

桥接电路是高侧（high-side）晶体管和低侧（low-side）晶体管在驱动电源线之间串联耦合的输出电路。负载驱动装置接收一条线路的控制信号，产生高侧驱动信号和低侧驱动信号，并且使用高侧驱动信号和低侧驱动信号驱动高侧晶体管和低侧晶体管。为了限制臂短路，在低侧晶体管截止且高侧晶体管导通的状态转变（transition）（在下文中，称为高侧导通的状态转变）和在高侧晶体管截止且低侧晶体管导通的状态转变（在下文中，称为低侧导通的状态转变）下，需要设定空载时间。

负载驱动装置利用参考电势为地的逻辑电路等产生高侧控制信号和低侧控制信号。在保持参考电势的同时将低侧控制信号传送至低侧晶体管的栅极作为低侧驱动信号。由于高侧晶体管耦合在高侧上的驱动电源线（power line）与输出端子之间，所以在电平位移（level shift）之后，将高侧控制信号传送至高侧晶体管的栅极作为高侧驱动信号。电平位移电路可以导致高侧控制信号的延迟。

JP-A-2005-143282公开了一种空载时间产生电路，其包括使脉宽调制（PWM）信号与时钟同步的D触发器和在随后的级产生半个时钟周期的延迟的D触发器。该空载时间产生电路基于从第一级输出的Q1和/从第二级输出的Q2产生高侧驱动信号，并且基于/从第一级产生输出的Q1和/从第二级输出的Q2产生低侧驱动信号。JP-A-2005-184543公开了通过使PWM信号通过第一级的延迟电路来产生高侧驱动信号，并且通过使高侧驱动信号通过第二级的延迟电路并且与PWM信号（和高侧驱动信号）进行与操作来产生低侧驱动信号。

在JP-A-2005-143282中公开的空载时间产生电路不能分别设定在高侧导通的状态转变下的空载时间和在低侧导通的状态转变下的空载时间。因此，在驱动电路的延迟时间在高侧与低侧之间不同的情况下，由于驱动电路包括电平位移电路，所以从输出电路输出的电压的空载时间在高侧导通时的时间与低侧导通时的时间之间是不同的。结果，在由正弦波PWM驱动输出的正弦波形中产生失真。

在JP-A-2005-143282中公开的空载时间产生电路具有D触发器仅仅耦合在多级中的配置。在JP-A-2005-184543中公开的空载时间产生电路具有通过延迟PWM信号而获得的信号用作高侧驱动信号的配置。在上述配置中，当具有作为“抖振（chattering）”的波形的噪声信号叠加在PWM信号上时，可以输出没有空载时间的异常驱动信号。

发明内容

本公开内容的目的是提供一种空载时间产生电路，其可以单独地设定在高侧导通时的空载时间以及在低侧导通时的空载时间，并且即使当噪声信号叠加在控制信号上时，仍能够限制异常高侧控制信号和异常低侧控制信号的输出。本公开内容的另一目的是提供一种包括所述空载时间产生电路的负载驱动装置。

根据本公开内容的第一方案的空载时间产生电路包括高侧控制信号产生电路和低侧控制信号产生电路。当控制信号的电平是第二电平时，所述高侧控制信号产生电路将高侧控制信号的电平控制为驱动禁止电平，并且在所述控制信号从所述第二电平转变到第一电平之后所述控制信号保持所述第一电平的状态下过去了对应于第一时钟数的时间时，所述高侧控制信号产生电路将所述高侧控制信号的电平反转至驱动允许电平。当所述控制信号的电平是所述第一电平时，所述低侧控制信号产生电路将低侧控制信号的电平控制为所述驱动禁止电平，并且在所述控制信号从所述第一电平转变到所述第二电平之后所述控制信号保持所述第二电平的状态下过去了对应于第二时钟数的时间时，所述低侧控制信号产生电路（8）将所述低侧控制信号的电平反转至所述驱动允许电平。所述高侧控制信号产生电路和所述低侧控制信号产生电路是单独的电路。

所述空载时间产生电路可以单独地设定在高侧导通的状态转变时的空载时间和在低侧导通的状态转变时的空载时间，并且即便当噪声信号叠加在所述控制信号上时，仍能够限制不保证所需的空载时间的异常高侧控制信号和异常低侧控制信号的输出。

根据本公开内容的第二实施例的负载驱动装置包括根据第一方案的空载时间产生电路、高侧驱动电路、低侧驱动电路以及输出电路。所述高侧驱动电路接收从所述空载时间产生电路传送的所述高侧控制信号并传送高侧驱动信号。所述低侧驱动电路接收从所述空载时间产生电路传送的所述低侧控制信号并传送低侧驱动信号。所述输出电路包括由所述高侧驱动信号驱动的高侧晶体管、由所述低侧驱动信号驱动的低侧晶体管、驱动电源线以及输出端子。所述高侧晶体管和所述低侧晶体管形成穿过所述输出端子且在所述驱动电源线之间的桥接部。

即使在所述高侧驱动电路和所述低侧驱动电路具有不同延迟时间的情况下，所述负载驱动装置仍可以使高侧上的空载时间和低侧上的空载时间均衡。

附图说明

当结合附图时根据以下详细描述，本公开内容的另外的目的和优点将会更加容易显而易见。在附图中：

图1是示出根据本公开内容的第一实施例的负载驱动装置的示图；

图2是高侧驱动电路的时序图；

图3是控制信号Xin、高侧控制信号XH和低侧控制信号XL的时序图；

图4是时钟CLK、控制信号Xin、信号Sb-Sd、高侧控制信号XH和低侧控制信号XL的时序图；

图5A和5B是在控制信号Xin是窄脉冲的情况下控制信号Xin、高侧控制信号XH和低侧控制信号XL的时序图；

图6A和图6B是在具有窄宽度的噪声信号叠加在控制信号Xin上的情况下控制信号Xin、高侧控制信号XH和低侧控制信号XL的时序图；

图7是控制信号Xin、高侧控制信号XH、低侧控制信号XL、高侧栅极信号GH和低侧栅极信号GL的时序图；

图8是示出根据本公开内容的第二实施例的空载时间产生电路的示图；

图9是根据第二实施例的空载时间产生电路中的控制信号Xin、信号Sa1、高侧控制信号XH和低侧控制信号XL的时序图；

图10是根据第二实施例的空载时间产生电路中的时钟CLK、控制信号Xin、信号Sa1、信号Sb-Sd、高侧控制信号XH和低侧控制信号XL的时序图；

图11A和图11B是在控制信号Xin是窄脉冲的情况下，根据第二实施例的空载时间产生电路中的控制信号Xin、高侧控制信号XH和低侧控制信号XL的时序图；

图12A和图12B是在具有窄宽度的噪声信号叠加在控制信号Xin上的情况下，根据第二实施例的空载时间产生电路中的控制信号Xin、高侧控制信号XH和低侧控制信号XL的时序图；

图13是根据第二实施例的负载驱动装置中的控制信号Xin、高侧控制信号XH、低侧控制信号XL、高侧栅极信号GH和低侧栅极信号GL的时序图；

图14是示出根据本公开内容的第三实施例的空载时间产生电路的示图；

图15是根据第三实施例的空载时间产生电路中的控制信号Xin、信号Sa2、高侧控制信号XH和低侧控制信号XL的时序图；

图16是根据第三实施例的空载时间产生电路中的时钟CLK、控制信号Xin、信号Sa2、信号Sb-Sd、高侧控制信号XH和低侧控制信号XL的时序图。

具体实施方式

（第一实施例）

将参考图1至图7描述本公开内容的第一实施例。图1中所示的负载驱动装置1是执行电动机2的PWM驱动的逆变器设备。电动机2是用于基于从车载电子控制单元（ECU）传送的控制信号Uin、Vin、Win（在下文中，X相的控制信号称为Xin）驱动混合动力车辆中的压缩机的三相永磁体同步电动机。为了避免复杂，图1中仅示出了三相中的一相（X相）的配置。在以下描述中，控制信号Xin的H电平和L电平分别对应于第一电平和第二电平。

负载驱动装置1包括空载时间产生电路3、高侧驱动电路4、低侧驱动电路5和输出电路6。空载时间产生电路3配置为互补金属氧化物半导体（CMOS）低压集成电路（LVIC）。高侧驱动电路4和低侧驱动电路5配置为CMOS高压集成电路（HVIC）。

空载时间产生电路3包括彼此独立的高侧控制信号产生电路7和低侧控制信号产生电路8。换句话说，高侧控制信号产生电路7和低侧控制信号产生电路8是单独的电路。高侧控制信号产生电路7产生高侧控制信号XH。低侧控制信号产生电路8产生低侧控制信号XL。当高侧控制信号XH和低侧控制信号XL处于对应于驱动允许电平的H电平时，分别激活输出电路6中的开关元件（例如绝缘栅双极型晶体管（IGBT）19、20）。当高侧控制信号XH和低侧控制信号XL处于对应于驱动禁止电平的L电平时，分别停用输出电路6中的开关元件。

复位信号RESB是从复位电路（未示出）传送的，以用于限制当CMOS电路的供应电压减小时的故障。当供应电压在CMOS电路能够正常工作的电平内时，复位信号RESB转变到H电平。当供应电压降低至CMOS电路不能正常工作的电平时，复位信号RESB转变到L电平。

高侧控制信号产生电路7包括延迟电路9和与门10、11。延迟电路9传送信号Sc，信号Sc通过与时钟（CLK）的上升沿同步使控制信号Xin（在下文中，也称为信号Sa）延迟第一时钟数（例如7个时钟）而得到。与门10接收信号Sa和复位信号RESB。当从与门10传送的复位信号RESB-LH转变到L电平时，延迟电路9将信号Sc复位至L电平。与门11接收信号Sa和信号Sc，并且传送高侧控制信号XH。

低侧控制信号产生电路8包括延迟电路12、反相器13和与门14、15。反相器13传送通过使控制信号Xin反相而获得的信号Sb。延迟电路12传送通过与时钟的上升沿同步使信号Sb延迟第二时钟数（例如：9个时钟）而获得的信号Sd。与门14接收信号Sb和复位信号RESB。当从与门14传送的复位信号RESB-HL转变到L电平时，延迟电路12使信号Sd复位到L电平。与门15接收信号Sb和信号Sd，并且发送低侧控制信号XL。

输出电路6包括作为驱动电源线的直流电源线16、17，输出端子18以及IGBT19、20。IGBT19（高侧晶体管）和IGBT20（低侧晶体管）形成穿过输出端子18且在直流电源线16、17之间的桥接部。电动机2的绕组端子与输出端子18耦合。驱动IGBT19的高侧驱动电路4包括电平位移电路21、预驱动电路（PRE-DRIVE）22和驱动电路23。

电平位移电路21包括15V的驱动电源24。将驱动电源24的参考电势设定至IGBT19的发射极（输出端子18）。在驱动电源24的高电势侧电源线25与直流电源线17之间，将电阻器26和金属氧化物半导体（MOS）晶体管27的串联电路以及电阻器28和MOS晶体管29的串联电路耦合。图2是高侧驱动电路4的时序图。

当高侧控制信号XH转变到H电平（5V）时，开关控制电路（SWCONTROL）30将MOS晶体管27的栅极信号Gs设定为H电平，并且将MOS晶体管29的栅极信号Gr设定为L电平。此时，节点n1的信号S1转变到L电平，节点n2的信号S2转变到H电平，并且预驱动电路22使驱动电路23中的MOS晶体管31导通并使驱动电路23中的MOS晶体管32截止。因此，驱动电路23传送15V的栅极信号GH（高侧驱动信号），以便激活IGBT19。

当高侧控制信号XH转变到L电平（0V）时，开关控制电路30将栅极信号Gs设定为L电平并将栅极信号Gr设定为H电平。此时，信号S1转变到H电平，信号S2转变到L电平，并且预驱动电路22使MOS晶体管31截止并使MOS晶体管32导通。因此，驱动电路23传送0V的栅极信号GH，以便停用IGBT19。

用于驱动IGBT20的低侧驱动电路5包括15V的驱动电源33、预驱动电路34以及驱动电路35。当低侧控制信号XL转变到H电平（5V）时，预驱动电路34使驱动电路35中的MOS晶体管36导通并使驱动电路35中的MOS晶体管37截止。因此，驱动电路35传送15V的栅极信号GL（低侧驱动信号），以便激活IGBT20。当低侧控制信号XL转变到L电平（0V）时，预驱动电路34使MOS晶体管36截止并使MOS晶体管37导通。因此，驱动电路35输出0V的栅极信号，以便停用IGBT20。

将参考图3至图7描述根据本实施例的空载时间产生电路3的工作。如图3所示，当控制信号Xin从L电平上升至H电平时，低侧控制信号XL立即转变到L电平。然后，在已经从上升沿过去空载时间tdt-LH之后，高侧控制信号XH转变到H电平。类似地，当控制信号Xin从H电平下降至L电平时，高侧控制信号XH立即转变到L电平。然后，在已经从下降沿过去空载时间tdt-HL之后，低侧控制信号XL转变到H电平。

图4是更详细的时序图。当控制信号Xin在时间t1时上升至H电平时，延迟电路12立即将低侧控制信号XL的电平改变为L电平。延迟电路9将时钟的第一上升沿设定为参考点（时间t2）。然后，在复位信号RESB-LH保持H电平的状态下过去了7个时钟之后（即，对应于第一时钟数的时间）的时间t3时，延迟电路9将高侧控制信号XH改变为H电平。当控制信号Xin在过去了7个时钟之前返回至L电平时，高侧控制信号XH保持L电平（参见图5A）。

在高侧控制信号XH转变到H电平之后，当复位信号RESB-LH由于叠加在控制信号Xin上的L电平的噪声信号或者电源电压的降低而临时转变到L电平时，延迟电路9立即将高侧控制信号XH的电平改变为L电平。在此之后，复位信号RESB-LH返回至H电平，并且当在RESB-LH保持H电平的状态下过去了7个时钟时，延迟电路9将高侧控制信号XH的电平改变为H电平（参见图6A）。高侧控制信号XH的空载时间tdt-LH的宽度大于或等于7个时钟且小于8个时钟。

当控制信号Xin在时间t4时上升至L电平时，延迟电路9立即将高侧控制信号XH的电平改变为L电平。延迟电路12将时钟的第一上升沿设定为参考点（时间t5）。然后，在复位信号RESB-HL保持H电平的状态下过去了9个时钟（即，对应于第二时钟数的时间）之后的时间t6时，延迟电路12将低侧控制信号XL的电平改变为H电平。当控制信号Xin在过去了9个时钟之前返回至L电平时，低侧控制信号XL保持L电平（参见图5B）。

在低侧控制信号XL转变到H电平之后，当复位信号RESB-HL由于叠加到控制信号Xin的H电平的噪声信号或者电源电压的降低而临时转变到L电平时，延迟电路12立即将低侧控制信号XL的电平改变为L电平。在此之后，复位信号RESB-HL返回至H电平，并且在RESB-HL保持H电平的状态下过去了9个时钟时，延迟电路12将低侧控制信号XL改变为H电平（参见图6B）。低侧控制信号XL的空载时间tdt-HL的宽度大于或等于9个时钟且小于10个时钟。

由于高侧驱动电路4包括电平位移电路21，所以高侧驱动电路4的延迟大于低侧驱动电路5的延迟。将参考图7描述即使在高侧驱动电路4和低侧驱动电路5具有不同的延迟特性的情况下用于均衡IGBT19、20的栅极信号GH、GL的空载时间的条件。

在高侧控制信号XH上升时高侧驱动电路4的延迟时间表示为tdH(ON)，并且在高侧控制信号XH下降时高侧驱动电路4的延迟时间表示为tdH(OFF)。在低侧控制信号XL上升时低侧驱动电路5的延迟时间表示为tdL(ON)，并且在低侧控制信号XL下降时低侧驱动电路5的延迟时间表示为tdL(OFF)。此时，从栅极信号GL转变到L电平时至栅极信号GH转变到H电平时的实际空载时间tdt-LH(栅极)表示为以下方程式（1）。

tdt-LH(栅极)=tdt-LH+(tdH(ON)-tdL(OFF))...(1)

此外，从栅极信号GH转变到L电平时至栅极信号GL转变到H电平时的实际空载时间tdt-HL(栅极)表示为以下方程式（2）。

tdt-HL(栅极)=tdt-HL-(tdH(OFF)-tdL(ON))...(2)

当满足以下方程式（3）时，空载时间tdt-LH(栅极)和空载时间tdt-HL(栅极)彼此之间可以是相等的。

tdt-HL=tdt-LH+(tdH(ON)-tdL(ON))+(tdH(OFF)-tdL(OFF))...(3)

换句话说，将低侧控制信号XL的空载时间tdt-HL设定为通过将在导通时高侧驱动电路4与低侧驱动电路5之间的延迟时间差以及在截止时高侧驱动电路4与低侧驱动电路5之间的延迟时间差加到高侧控制信号XH的空载时间tdt-LH而计算出的时间。然而，由于空载时间tdt-HL、tdt-LH是基于时钟周期设定的，所以对于所设定的第一时钟数和第二时钟数，最大产生一个时钟的误差。

如上所述，根据本实施例负载驱动装置1中所包括的空载时间产生电路将延迟电路9、12的延迟时钟数分别设定为第一时钟数和第二时钟数。因此，当使用控制信号Xin的电平转变的时间点作为参考点时，可以单独地设定对应于第一时钟数的高侧空载时间tdt-LH和对应于第二时钟数的低侧空载时间tdt-HL。

当根据在导通时高侧驱动电路4与低侧驱动电路5之间的延迟时间差以及在截止时高侧驱动电路4与低侧驱动电路5之间的延迟时间差设定第一时钟数和第二时钟数时，关于“高侧导通”和“低侧导通”的两个状态转变，实际出现在IGBT19、20的栅极信号GH、GL中的高侧和低侧空载时间可以彼此相等。结果，当负载驱动装置1用正弦波PWM信号驱动电动机2时，可以降低由于空载时间所致的输出正弦波的失真。

当控制信号Xin由于例如噪声信号而反转为L电平时，在从控制信号Xin转变到H电平时过去了对应于第一时钟数的时间之前，延迟电路9将与时钟同步的延迟操作复位。因此，在没有保证所需的空载时间的情况下，高侧控制信号XH不转变到H电平。类似地，当控制信号Xin由于例如噪声信号而反转为H电平时，在从控制信号Xin转变到L电平时过去了对应于第二时钟数的时间之前，延迟电路12将与时钟信号同步的延迟操作复位。因此，在没有保证所需的空载时间的情况下，低侧控制信号XL不转变到H电平。以这种方式，即使当噪声信号叠加在控制信号Xin上或当电源电压临时降低时，负载驱动装置1不传送异常的高侧控制信号XH和异常的低侧控制信号XL。

（第二实施例）

将参考图8至图13描述根据本公开内容的第二实施例的负载驱动装置。根据本实施例的负载驱动装置包括：图8中所示的空载时间产生电路41以及图1中所示的高侧驱动电路4、低侧驱动电路5和输出电路6。对于图1中所示的空载时间产生电路3，空载时间产生电路41的区别在于增加了同步电路42。

如图9和图10所示，同步电路42传送通过将控制信号Xin与时钟的上升沿同步而获得的信号Sa1。信号Sa1从控制信号Xin延迟小于或等于1个时钟的时间段tdt-OFF。当信号Sa1从L电平上升至H电平时，延迟电路12立即将低侧控制信号XL的电平改变为L电平。延迟电路9使用信号Sa1的上升点作为参考点，并且在已经从参考点过去7个时钟（对应于第一时钟数）的空载时间tdt-LH之后将高侧控制信号XH的电平改变为H电平。结果，高侧控制信号XH的空载时间tdt-LH精确地具有7个时钟的宽度。

类似地，当信号Sa1从H电平下降至L电平时，延迟电路9立即将高侧控制信号XH的电平改变为L电平。延迟电路9使用信号Sa1的下降点作为参考点，并且在已经从参考点过去9个时钟（对应于第二时钟数）的空载时间tdt-HL之后将低侧控制信号XL的电平改变为H电平。结果，低侧控制信号XL的空载时间tdt-HL精确地具有9个时钟的宽度。图11A、图11B、图12A和图12B分别是对应于第一实施例中描述的图5A、图5B、图6A和图6B的时序图。

图13是用于导出用于使IGBT19、20的栅极信号GH、GL的空载时间均衡的条件的示图。同样在本实施例中，满足第一实施例中参考图7描述的方程式（1）-（3）。

如上所述，根据本实施例的空载时间产生电路41包括控制信号Xin的同步电路42。因此，空载时间tdt-LH和空载时间tdt-HL分别等于第一时钟数和第二时钟数。结果，空载时间产生电路41可以比根据第一实施例的空载时间产生电路3更精确地设定空载时间tdt-LH、tdt-HL。此外，可以执行类似于第一实施例的功能和效果。

（第三实施例）

然后，将参考图14至图16描述根据第三实施例的负载驱动装置。根据本实施例的负载驱动装置包括：图14中所示的空载时间产生电路51以及图1中所示的高侧驱动电路4、低侧驱动电路5和输出电路6。在空载时间产生电路51中，图8中所示的空载时间产生电路41中的同步电路42由延迟电路52替代，延迟电路52是增加有延迟功能的同步电路。

如图15和16所示，延迟电路52传送信号Sa2，信号Sa2是通过将控制信号Xin与时钟的上升沿同步并将同步后的信号延迟预定时钟数而获得的。信号Sa2相对于控制信号Xin延迟时间tdt-OFF2，时间tdt-OFF2大于或等于延迟时钟数且小于（延迟时钟数+1）。使用信号Sa2的转变点作为参考点的操作类似于第二实施例中所描述的操作。满足上述的方程式（1）-（3）。

空载时间产生电路51包括使控制信号Xin同步的延迟电路52。因此，空载时间tdt-LH和空载时间tdt-HL分别等于第一时钟数和第二时钟数。结果，空载时间产生电路51可以以类似于根据第二实施例的空载时间产生电路41的方式设定空载时间tdt-LH、tdt-HL。此外，可以执行类似于第一实施例和第二实施例的功能和效果。

（其他实施例）

虽然已经参考附图并结合本发明的示例性实施例详细描述了本发明，但是应当注意各种变化和修改对本领域技术人员而言是显而易见的。每一延迟电路9、12可以包括具有复位功能的多级D触发器。在这种情况下，可以通过适当地设定级的数目来改变第一时钟数和第二时钟数。

可以考虑到输出电路6中的IGBT19、20的导通时间和截止时间来设定第一时钟数和第二时钟数，以便限制臂短路。第一时钟数和第二时钟数可以设定为使得从输出端子18传送的电压波形中出现的高侧和低侧空载时间彼此相等的值。只要具有类似的功能，就可以改变高侧驱动电路4、低侧驱动电路5和输出电路6的配置。

Claims (6)

1.一种空载时间产生电路（3、41、52），包括：

高侧控制信号产生电路（7），当控制信号的电平是第二电平时，所述高侧控制信号产生电路（7）将高侧控制信号的电平控制为驱动禁止电平，并且在所述控制信号从所述第二电平转变到第一电平之后所述控制信号保持所述第一电平的状态下过去了对应于第一时钟数的时间时，所述高侧控制信号产生电路（7）将所述高侧控制信号的电平反转至驱动允许电平；以及

低侧控制信号产生电路（8），当所述控制信号的电平是所述第一电平时，所述低侧控制信号产生电路（8）将低侧控制信号的电平控制为所述驱动禁止电平，并且在所述控制信号从所述第一电平转变到所述第二电平之后所述控制信号保持所述第二电平的状态下过去了对应于第二时钟数的时间时，所述低侧控制信号产生电路（8）将所述低侧控制信号的电平反转至所述驱动允许电平，

其中，所述高侧控制信号产生电路（7）和所述低侧控制信号产生电路（8）是单独的电路。

2.根据权利要求1所述的空载时间产生电路（41、51），还包括：

同步电路（42、52），使所述控制信号与时钟同步。

3.根据权利要求2所述的空载时间产生电路（51），

其中，所述同步电路（52）使所述控制信号延迟预定时钟数。

4.一种负载驱动装置（1），包括：

根据权利要求1至3中任一项所述的空载时间产生电路（3、41、51）；

高侧驱动电路（4），接收从所述空载时间产生电路（3、41、51）传送的所述高侧控制信号并传送高侧驱动信号；

低侧驱动电路（5），接收从所述空载时间产生电路（3、41、51）传送的所述低侧控制信号并传送低侧驱动信号；以及

输出电路（6），包括由所述高侧驱动信号驱动的高侧晶体管（19）、由所述低侧驱动信号驱动的低侧晶体管（20）、驱动电源线（16、17）以及输出端子（18），所述高侧晶体管（19）和所述低侧晶体管（20）形成穿过所述输出端子（18）且在所述驱动电源线（16、17）之间的桥接部。

5.根据权利要求4所述的负载驱动装置（1），

其中，将分别用于所述空载时间产生电路（3、41、51）中的所述高侧控制信号产生电路（7）和所述低侧控制信号产生电路（8）的所述第一时钟数和所述第二时钟数设定为使得当所述控制信号从所述第二电平转变到所述第一电平时实际出现在所述高侧驱动信号中的空载时间等于当所述控制信号从所述第一电平转变到所述第二电平时实际出现在所述低侧驱动信号中的空载时间的值。

6.根据权利要求5所述的负载驱动装置（1），

其中，所述高侧驱动电路（4）包括改变所述高侧控制信号的电压电平的电平位移电路（21），并且

其中，所述第二时钟数比所述第一时钟数长对应于导通时所述高侧驱动电路（7）与所述低侧驱动电路（8）之间的延迟时间差和截止时所述高侧驱动电路（7）与所述低侧驱动电路（8）之间的延迟时间差之和的时钟数。

Images