JP2006109012A - レベルシフト回路 - Google Patents

Abstract

【課題】 耐圧の低い素子を使用でき、素子定数のばらつきの影響を受けにくいレベルシフト回路を提供する。
【解決手段】 駆動制御信号ＳＨがＬからＨになると、レベルシフト回路１８のトランジスタＱ１１、Ｑ１２がオフし、Ｑ１３、Ｑ１４、Ｑ１５がオンする。これによりノードＮｃ、Ｎｅの電位が上昇し、駆動回路１５のトランジスタＱ１７がオン、Ｑ１８がオフする。このとき、ノードＮｄの電圧Ｖ(Nd)はＶDD−Ｖｆ(D14)−Ｖｚ(D12)までしか低下しないため、トランジスタＱ５のゲート・ソース間を高電圧から保護することができる。また、トランジスタＱ１２のゲートにＶHS−Ｖｆ(D14)なる中間的な電圧が与えられているため、トランジスタＱ１２とＱ１１は電圧ＶBSを分担する。このため、トランジスタＱ１１、Ｑ１２を高電圧から保護することができる。
【選択図】 図１

Description

本発明は、入力信号をレベルシフトして異なる電源系の下で動作する回路に対し出力するレベルシフト回路であって、特にハイサイド側駆動回路に好適なレベルシフト回路に関する。

図４は、特許文献１に開示されているブリッジ回路の駆動装置を示している。ハイサイド側の駆動回路３は、電源線１と電源線２との間に接続されたブートストラップ用コンデンサＣ１から電源供給を受けて動作し、その入力端子にはレベルシフト回路４を介して駆動制御信号ＳＨが与えられている。ロウサイド側のトランジスタＱＬがオンしている期間、ダイオードＤ１を介してコンデンサＣ１が電源電圧Ｖccに充電される。

レベルシフト回路４は、駆動制御信号ＳＨを反転するインバータ５、電源線１とグランド線６との間に直列に接続された抵抗Ｒ１とトランジスタＱ１と定電流回路７、電源線１とグランド線６との間に直列に接続された抵抗Ｒ２とトランジスタＱ２と定電流回路８、電源線１と電源線２との間に直列に接続されたトランジスタＱ３とＱ５、および電源線１と電源線２との間に直列に接続されたトランジスタＱ４とＱ６から構成されている。駆動制御信号ＳＨがＨレベルの時にはトランジスタＱ１、Ｑ３、Ｑ６がオン、トランジスタＱ２、Ｑ４、Ｑ５がオフとなり、駆動制御信号ＳＨがＬレベルの時にはこのオンオフ状態が反転する。
特開２００３−１７９４８２号公報

しかしながら、上記レベルシフト回路において、電源線１の電圧はＶDD＋Ｖcc−Ｖｆ(D1)まで上昇し、この電圧はトランジスタＱ１、Ｑ２のドレインに直接印加される。このため、トランジスタＱ１、Ｑ２には上記電圧以上の耐圧が必要となる。
また、トランジスタＱ３、Ｑ４を確実にオンさせるとともにそのゲート・ソース間を過大な電圧から保護するためには、抵抗Ｒ１、Ｒ２の抵抗値および定電流回路７、８の電流値を正確に設定する必要がある。しかし、半導体製造プロセスにおいて抵抗値を高精度に設定することは難しく、実際にはこのままの回路構成で製造することはできない。

本発明は上記事情に鑑みてなされたもので、その目的は、より耐圧の低い素子を使用でき、素子定数のばらつきの影響を受けにくいレベルシフト回路を提供することにある。

請求項１に記載した手段によれば、第３の電源線と第２の電源線との間に、負荷回路、第２のトランジスタ、第１のトランジスタ、抵抗または定電流回路が直列に接続され、選択回路は、第４の電源線の電圧と所定のバイアス電圧との何れか高い方を選択して第２のトランジスタのゲートに与える。第２のトランジスタのゲート・ソース間は、電圧制限回路により保護されている。バイアス電圧は、第４の電源線の電圧が第２のトランジスタをオンさせるのに不十分な電圧に低下する場合に必要となる。

入力信号に応じて第１のトランジスタがオンすると、第２のトランジスタは、選択回路から出力される電圧（以下、選択電圧と称す）によりオンとなり、第３の電源線から負荷回路を介して第２のトランジスタに電流が流れる。その結果、レベルシフト回路は、第３の電源線と第４の電源線との間に設けられた回路に対しＬレベルの信号電圧を出力する。一方、入力信号に応じて第１のトランジスタがオフすると、第２のトランジスタもオフとなり、負荷回路には電流が流れない。その結果、レベルシフト回路は、第３の電源線と第４の電源線との間に設けられた回路に対しＨレベルの信号電圧を出力する。

本レベルシフト回路においては、第２のトランジスタのゲート電位は、選択電圧つまり第４の電源線の電圧または所定のバイアス電圧により固定されており、第３の電源線の電圧は第１のトランジスタと第２のトランジスタとの直列回路に対して印加される。従って、第３の電源線の電圧はこれら２つのトランジスタによって分担され、各トランジスタには第３の電源線の電圧よりも低い耐圧を持つ素子を使用することができる。また、第２のトランジスタのドレイン電位は上記選択電圧に応じて定めるため、素子定数のばらつきの影響を受けにくい。

請求項２に記載した手段によれば、第３の電源線と第２の電源線との間に、第５のトランジスタ、第２のトランジスタ、第１のトランジスタ、第１の抵抗または第１の定電流回路が直列に接続されており、さらに抵抗、第４のトランジスタ、第３のトランジスタ、第２の抵抗または第２の定電流回路が直列に接続されている。本レベルシフト回路の出力は、第５のトランジスタと第２のトランジスタとからなるプッシュプル回路構成となっている。選択回路は、第４の電源線の電圧と所定のバイアス電圧との何れか高い方を選択して第２および第４のトランジスタのゲートに与える。第２および第４のトランジスタのゲート・ソース間は、それぞれ第１および第２の電圧制限回路により保護されている。

入力信号に応じて第１のトランジスタがオン、第３のトランジスタがオフすると、第２のトランジスタがオン、第４のトランジスタがオフとなり、第５のトランジスタのゲート・ソース間に接続された抵抗の電圧降下はゼロとなる。その結果、第５のトランジスタはオフとなり、レベルシフト回路は、第３の電源線と第４の電源線との間に設けられた回路に対しＬレベルの信号電圧を出力する。

一方、入力信号に応じて第１のトランジスタがオフ、第３のトランジスタがオンすると、第２のトランジスタがオフ、第４のトランジスタがオンとなり、第５のトランジスタのゲート・ソース間に接続された抵抗に電圧降下が生じて第５のトランジスタがオンとなる。その結果、レベルシフト回路は、第３の電源線と第４の電源線との間に設けられた回路に対しＨレベルの信号電圧を出力する。

本レベルシフト回路において、第２および第４のトランジスタのゲート電位は、選択電圧つまり第４の電源線の電圧または所定のバイアス電圧により固定されており、第３の電源線の電圧は第１のトランジスタと第２のトランジスタとの直列回路および第３のトランジスタと第４のトランジスタとの直列回路に対して印加される。従って、第３の電源線の電圧は第１のトランジスタと第２のトランジスタおよび第３のトランジスタと第４のトランジスタによってそれぞれ分担され、各トランジスタには第３の電源線の電圧よりも低い耐圧を持つ素子を使用することができる。また、第４のトランジスタのドレイン電位は上記選択電圧に応じて定めるため、素子定数がばらついても第５のトランジスタのゲート・ソース間に過大な電圧が印加されることがない。

請求項３に記載した手段によれば、カソード同士が接続された２つのダイオードのうち、第４の電源線の電圧とバイアス電圧のうち高い方の電圧を入力とするダイオードのみがオンとなり、第２、第４のトランジスタのゲートに選択電圧を与える。

請求項４に記載した手段によれば、バイアス電圧は、少なくとも第２、第４のトランジスタのしきい値電圧にダイオードの順方向電圧を加えた電圧値よりも高い値に設定されている。従って、バイアス電圧が第４の電源線の電圧よりも高い場合において、第１または第３のトランジスタがオンすると、第２または第４のトランジスタも確実にオンすることができる。

請求項５に記載した手段によれば、第２、第４のトランジスタのゲート・ソース間電圧は、電圧制限回路を構成するツェナーダイオードのツェナー電圧以下に制限される。従って、第４の電源線の電圧が上昇しても第２、第４のトランジスタが保護される。

（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、ブリッジ回路を構成するトランジスタＱＨ、ＱＬの駆動装置１１を示している。主回路電圧ＶDD（例えば２８Ｖ）が与えられる端子１３とグランド電位を持つ端子１４との間には、ハイサイド側のＮチャネル型ＭＯＳトランジスタＱＨとロウサイド側のＮチャネル型ＭＯＳトランジスタＱＬとが端子１２を挟んで直列に接続されている。トランジスタＱＨ、ＱＬには、それぞれ図示極性のダイオードＤＨ、ＤＬが接続されている。

駆動装置１１は、トランジスタＱＨを駆動する駆動回路１５、トランジスタＱＬを駆動する駆動回路１６、駆動回路１５の電源電圧を生成するブートストラップ回路１７および駆動制御信号ＳＨのレベルを変換するレベルシフト回路１８から構成されている。この駆動装置１１は、ＢｉＣＭＯＳ製造プロセスを用いた半導体集積回路（ＩＣ）として構成されている。

ロウサイド側の駆動回路１６は、電源線１９と２０から電源電圧Ｖcc（例えば５Ｖ）の供給を受けて動作し、トランジスタＱＬのゲートに対し駆動制御信号ＳＬに応じた駆動電圧を出力するようになっている。一方、ハイサイド側の駆動回路１５は、電源電圧Ｖｓ（例えば１４Ｖ）を入力とするブートストラップ回路１７において充電されたコンデンサＣ１１から電源供給を受けて動作し、レベルシフト回路１８を介して駆動制御信号ＳＨを入力し、トランジスタＱＨのゲートに対し駆動制御信号ＳＨに応じた駆動電圧を出力するようになっている。

レベルシフト回路１８は、電源線１９と２０との間に設けられた図示しない制御回路で生成された駆動制御信号ＳＨをレベルシフトして、コンデンサＣ１１の両端子間すなわち電源線２１と２２との間に接続された駆動回路１５に出力する回路である。電源線２２は、ブリッジ回路の端子１２に接続されている。これらの電源線１９、２０、２１、２２は、それぞれ本発明でいう第１、第２、第３、第４の電源線に相当する。

駆動制御信号ＳＨは、直接Ｎチャネル型ＭＯＳトランジスタＱ１３のゲートに与えられるとともに、インバータ２３を介してＮチャネル型ＭＯＳトランジスタＱ１１のゲートに与えられるようになっている。トランジスタＱ１１、Ｑ１３の各ソースと電源線２０との間にはそれぞれ抵抗Ｒ１１、Ｒ１２（第１、第２の抵抗に相当）が接続されており、トランジスタＱ１１、Ｑ１３のドレイン側（ノードＮａ、Ｎｂ）にはそれぞれＮチャネル型ＭＯＳトランジスタＱ１２、Ｑ１４が直列に接続されている。

トランジスタＱ１２とＱ１４のゲートは互いに接続されており、トランジスタＱ１２、Ｑ１４の各ゲート・ソース間には、それぞれゲート側をカソードとしてツェナーダイオードＤ１１、Ｄ１２（第１、第２の電圧制限回路に相当）が接続されている。また、トランジスタＱ１２、Ｑ１４のゲートと電源線１９との間には、図示極性のダイオードＤ１３が接続されており、トランジスタＱ１２、Ｑ１４のゲートと電源線２２との間には、図示極性のダイオードＤ１４が接続されている。これらダイオードＤ１３、Ｄ１４により選択回路２４が構成され、電源電圧Ｖccがバイアス電圧となる。

電源線２１とトランジスタＱ１２のドレイン（ノードＮｃ）との間には、抵抗Ｒ１５とＰチャネル型ＭＯＳトランジスタＱ１５と抵抗Ｒ１３が直列に接続されており、電源線２１とトランジスタＱ１４のドレイン（ノードＮｄ）との間には、抵抗Ｒ１６とＲ１４が直列に接続されている。トランジスタＱ１２のドレイン（ノードＮｃ）およびトランジスタＱ１５のドレイン（ノードＮｅ）が、レベルシフトされた駆動制御信号ＳＨの出力ノードとなっている。

トランジスタＱ１５のゲートは、ＮＰＮ形トランジスタＱ１６のエミッタ・コレクタ間を介して電源線２１に接続されている。また、トランジスタＱ１６のベースは、抵抗Ｒ１６とＲ１４との共通接続点に接続されており、トランジスタＱ１６のベース・エミッタ間には図示極性のダイオードＤ１５が接続されている。このトランジスタＱ１６は、トランジスタＱ１５のターンオフ時間を短縮するために付加されている。なお、上述したレベルシフト回路１８のトランジスタＱ１１〜Ｑ１５は、それぞれ本発明でいう第１〜第５のトランジスタに相当する。

続いて、駆動回路１５の具体的な回路構成について説明する。
駆動回路１５の電源線２１と２２との間には、プッシュプル回路を構成するトランジスタＱ１７、Ｑ１８が直列に接続されており、その共通接続ノードＮｆが上記主回路のトランジスタＱＨのゲートに接続されている。

電源線２１にはＰＮＰ形トランジスタからなる２組のカレントミラー回路２５、２６が接続されている。このうちカレントミラー回路２５は、トランジスタＱ１９、Ｑ２０から構成されており、上記トランジスタＱ１８をオンさせるために必要な電流を供給するようになっている。一方、カレントミラー回路２６は、トランジスタＱ２１、Ｑ２２から構成されており、上記トランジスタＱ１８をオフさせるために必要な電流を供給するようになっている。

トランジスタＱ１９のエミッタは、トランジスタＱ２３のコレクタ・エミッタ間と抵抗Ｒ１７とダイオードＤ１６を介してノードＮｃに接続されている。トランジスタＱ２３は、ノードＮｃの電圧に応じてカレントミラー回路２５への電流の供給を制御するもので、そのベースはノードＮｆに接続されている。トランジスタＱ２０のエミッタは、抵抗Ｒ１８を介して電源線２２に接続されており、さらにトランジスタＱ１８とＱ２４のゲートにも接続されている。抵抗Ｒ１８には、トランジスタＱ１８とＱ２４をオフさせるためのトランジスタＱ２５が並列に接続されており、そのゲートは抵抗Ｒ１９とダイオードＤ１７を介してノードＮｃに接続されている。トランジスタＱ２５のゲート・ソース間には抵抗Ｒ２０が接続されている。なお、ダイオードＤ１６、Ｄ１７は、電流の回り込みを防止するものである。

トランジスタＱ２４は、トランジスタＱ１８と同特性を持つように作られており、トランジスタＱ１８がオンしている期間、トランジスタＱ１７のゲート電位を下げるように機能するものである。トランジスタＱ１７のゲートは、抵抗Ｒ２２とＲ２１を介してノードＮｅに接続されており、抵抗Ｒ２２とＲ２１の共通接続点は、電流の回り込みを防止するダイオードＤ１８を介して上記トランジスタＱ２４のドレインに接続されている。

上記カレントミラー回路２６を構成するトランジスタＱ２１のエミッタは、抵抗Ｒ２３とトランジスタＱ２６のドレイン・ソース間を介してノードＮｆに接続されている。このトランジスタＱ２６のゲートは、抵抗Ｒ２４を介してノードＮｅに接続されており、トランジスタＱ２６は、ノードＮｅの電圧に応じてカレントミラー回路２６への電流の供給を制御するようになっている。トランジスタＱ２２のエミッタは、トランジスタＱ２５のゲートに接続されている。

ブートストラップ回路１７は、周知のようにブリッジ回路のロウサイド側トランジスタＱＬがオンしている期間において、電源電圧Ｖｓを供給する電源線２７からコンデンサＣ１１に充電する回路である。駆動回路１５は、このコンデンサＣ１１の充電電圧を電源電圧として用いている。電源線２７と電源線２１との間には、充電経路を形成する抵抗Ｒ２５とダイオードＤ１９が直列に接続されている。

次に、本実施形態の作用について図２を参照しながら説明する。
ＰＷＭ制御等で用いられる駆動制御信号ＳＨとＳＬは、所定のスイッチング周波数でＨレベル（＝Ｖcc）とＬレベル（＝０Ｖ）とを繰り返し、デッドタイム期間を除いて互いに異なるレベルとなる。駆動制御信号ＳＨ、ＳＬがそれぞれＨレベル、Ｌレベルの場合にはトランジスタＱＨがオン、トランジスタＱＬがオフとなり、駆動制御信号ＳＨ、ＳＬがそれぞれＬレベル、Ｈレベルの場合にはトランジスタＱＨがオフ、トランジスタＱＬがオンとなる。

図２は、電源線２０の電位を基準とした駆動制御信号ＳＨ、電源線２２の電圧ＶHS、電源線２１の電圧ＶBSおよびノードＮｄの電圧Ｖ(Nd)の各波形を示している。時刻ｔ１、ｔ２での各電圧の上昇または下降の変化波形は、やや誇張して描いてある。実際の変化は極めて速く、また直線的に変化するとは限らない。

以下、駆動制御信号ＳＨ、ＳＬの各レベル状態についてレベルシフト回路１８および駆動回路１５の動作を詳述する。
（１）駆動制御信号ＳＨがＨレベル、駆動制御信号ＳＬがＬレベルの場合
［レベルシフト回路１８の動作］
図２に示す時刻ｔ１において駆動制御信号（ＳＨ、ＳＬ）が（Ｌレベル、Ｈレベル）から（Ｈレベル、Ｌレベル）に変化すると、その直後トランジスタＱ１３がオンする。この時点では、電源線２２の電圧ＶHSはまだ上昇していないためＶHS＜Ｖccとなっており、選択回路２４においてダイオードＤ１３がオンしている。トランジスタＱ１３がオンすることにより、トランジスタＱ１４のゲート・ソース間にはＶcc−Ｖｆ(D13)（Ｖｆ：ｐｎ接合の順方向電圧）が印加されるので、トランジスタＱ１４もオン状態に移行する。その結果、トランジスタＱ１３、Ｑ１４には（Ｖcc−Ｖｆ(D13)）／Ｒ１２のドレイン電流が流れる。

トランジスタＱ１３、Ｑ１４がオンすると、過渡的にダイオードＤ１５を通してトランジスタＱ１５のゲート容量が充電され、トランジスタＱ１５がオンする。トランジスタＱ１５がオンした後は、電源線２１から抵抗Ｒ１６、Ｒ１４を介してトランジスタＱ１４、Ｑ１３に定常的に電流が流れる。また、駆動制御信号ＳＨがＨレベルになるとトランジスタＱ１１は直ちにオフとなり、これに伴ってトランジスタＱ１２もオフとなる。

すなわち、レベルシフト回路１８の出力部は、トランジスタＱ１５とＱ１２とからなるプッシュプル回路構成となっており、トランジスタＱ１５のオンによりノードＮｃの電圧Ｖ(Nc)およびノードＮｅの電圧Ｖ(Ne)は電源線２１の電位に近づく。このように、レベルシフト回路１８は、電源線１９、２０を備えた電源系から入力したＨレベルの駆動制御信号ＳＨをレベルシフトして、電源線２１、２２を備えた異なる電源系の駆動回路１５に対しそのままＨレベルの論理として出力する。

［駆動回路１５の動作］
ノードＮｅの電位が上昇すると、トランジスタＱ１７のゲート電位が上昇してトランジスタＱ１７がオン状態に移行するとともに、後述するようにトランジスタＱ１８がオフ状態に移行する。この過渡状態においてトランジスタＱ１７とＱ１８とが同時にオンする期間が存在すると、貫通電流が流れてコンデンサＣ１１に蓄積された電荷が放電し、ブートストラップ回路１７による十分な昇圧作用が得られなくなる。そこで、トランジスタＱ１８と同じオンオフ状態を持つトランジスタＱ２４を設け、そのトランジスタＱ２４がオンしている期間、トランジスタＱ１７のゲート電位の上昇を抑えるようにしている。

一方、ノードＮｅの電位が上昇すると、トランジスタＱ２３、Ｑ１９、Ｑ２０がオフとなり、抵抗Ｒ１８に流れる電流が遮断される。また、トランジスタＱ２６がオンとなり、カレントミラー回路２６を介して抵抗Ｒ２０に電流が流れる。この抵抗Ｒ２０の電圧降下によりトランジスタＱ２５がオンとなり、トランジスタＱ１８とＱ２４のゲート電荷を放電させて該トランジスタＱ１８、Ｑ２４をオフさせる。その後の定常状態において、トランジスタＱ１７とＱ２６はサブスレッショルド状態となるため、カレントミラー回路２６に流れる電流はほぼゼロとなる。これにより、駆動回路１５の消費電流を最小限に抑えることができる。

［レベルシフト回路１８における素子耐圧の検討］
トランジスタＱＨがオン、トランジスタＱＬがオフとなり、電源線２２の電圧ＶHSが電源電圧Ｖccを超えると、選択回路２４においてダイオードＤ１３に替わってダイオードＤ１４がオンとなる。そして、電圧ＶHSがさらに上昇すると、ツェナーダイオードＤ１２がオンに転じる。この場合、トランジスタＱ１３のドレイン電流は、抵抗Ｒ１６、Ｒ１４、トランジスタＱ１４を介して流れる電流と、電源線２２からダイオードＤ１４、Ｄ１２を介して流れる電流との和になる。

このときのノードＮｂの電圧Ｖ(Nb)とノードＮｄの電圧Ｖ(Nd)は、トランジスタＱ１４のドレイン・ソース間電圧が十分に小さいとすれば、以下の（１）式のようになる。ここで、Ｖｚ(D12)はダイオードＤ１２のツェナー電圧であって、トランジスタＱ１２，Ｑ１４のしきい値電圧Ｖthよりも高く、且つ、トランジスタＱ１２、Ｑ１４のゲート・ソース間の耐圧よりも低い電圧（一例として５Ｖ）に設定されている。
Ｖ(Nc)＝Ｖ(Nd)＝ＶHS−Ｖｆ(D14)−Ｖｚ(D12) …（１）

トランジスタＱＨが十分にオンした状態では、電圧ＶHSは主回路電圧ＶDDにほぼ等しくなるため、上記電圧Ｖ(Nc)とＶ(Nd)は次の（２）式のようになる。
Ｖ(Nc)＝Ｖ(Nd)＝ＶDD−Ｖｆ(D14)−Ｖｚ(D12) …（２）

コンデンサＣ１１に充電される電圧（コンデンサＣ１１の端子間電圧）の最大値Ｖ(C11)maxは（３）式のようになる。
Ｖ(C11)max＝Ｖｓ−Ｖｆ(D19) …（３）

電源線２０の電位を基準とした電源線２１の電圧ＶBSは（４）式のようになる。
ＶBS＝ＶDD＋Ｖ(C11)max＝ＶDD＋Ｖｓ−Ｖｆ(D19) …（４）

抵抗Ｒ１４の電圧降下を無視すると、トランジスタＱ１５のゲート・ソース間電圧ＶGS(Q15)は（５）式のようになる。
ＶGS(Q15) ＝Ｖ(C11)max＋Ｖｆ(D14)＋Ｖｚ(D12)−Ｖｆ(D15)
＝Ｖｓ＋Ｖｚ(D12)−Ｖｆ …（５）

すなわち、駆動制御信号ＳＨがＨレベル、駆動制御信号ＳＬがＬレベルの場合、電源線２１の電圧ＶBSは、（４）式に示すように主回路電圧ＶDDとブートストラップ用の電源電圧Ｖｓとの加算電圧近くにまで上昇する。しかしながら、本実施形態においては、トランジスタＱ１３、Ｑ１４がオンした時のノードＮｄの電圧Ｖ(Nd)は、（２）式に示すように主回路電圧ＶDDを基準とした値（例えばＶDD−６Ｖ）までしか低下しない。このため、トランジスタＱ５のゲート・ソース間電圧ＶGS(Q15)は、（５）式に示すように電源電圧Ｖｓに基づいた値（例えばＶｓ＋４Ｖ）以上になることはなく、トランジスタＱ５のゲート・ソース間を高電圧から保護することができる。

また、オフ状態にあるトランジスタＱ１２のドレイン電位（＝電圧Ｖ(Nc)）は、(４)式に示す電圧ＶBSまで上昇するが、トランジスタＱ１２のゲートにＶHS−Ｖｆ(D14)なる中間的な電圧が与えられているため、電圧ＶBSは当該中間的な電圧に基づいてトランジスタＱ１２とＱ１１とによって分担される。このため、トランジスタＱ１１、Ｑ１２を高電圧から保護することができる。

（２）駆動制御信号ＳＨがＬレベル、駆動制御信号ＳＬがＨレベルの場合
［レベルシフト回路１８の動作］
図２に示す時刻ｔ２において駆動制御信号（ＳＨ、ＳＬ）が（Ｈレベル、Ｌレベル）から（Ｌレベル、Ｈレベル）に変化すると、直ちにトランジスタＱ１１がオンする。この時点では、電源線２２の電圧ＶHSは主回路電圧ＶDD付近まで上昇しているためＶHS＞Ｖccとなっており、選択回路２４においてダイオードＤ１４がオンしている。トランジスタＱ１１がオンすると、電源線２２からダイオードＤ１４、Ｄ１１、トランジスタＱ１１を介して電流が流れ、ダイオードＤ１１のツェナー電圧ＶｚがトランジスタＱ１２のゲート・ソース間に印加されるため、トランジスタＱ１２もオン状態に移行する。この時、トランジスタＱ１１、Ｑ１２には（ＶHS−Ｖｆ(D14)−Ｖｚ(D12)）／Ｒ１１の電流が流れる。

一方、駆動制御信号ＳＨがＬレベルになるとトランジスタＱ１３がオフとなり、これに伴ってトランジスタＱ１４もオフとなる。これにより、ダイオードＤ１５がオフし、トランジスタＱ１６が一時的にオンしてトランジスタＱ１５のゲート電荷を放電する。その結果、トランジスタＱ１５が急速にオフ状態に移行する。

トランジスタＱ１２がオン、トランジスタＱ１５がオフになると、ノードＮｃの電圧Ｖ(Nc)およびノードＮｅの電圧Ｖ(Ne)は、電源線２０の電位を基準として次の（６）式のようになる。
Ｖ(Nc)＝Ｖ(Ne)＝ＶHS−Ｖｆ(D14)―Ｖｚ(D11) …（６）

ダイオードＤ１１のツェナー電圧Ｖｚ(D11)を５Ｖとすれば、ノードＮｃの電圧Ｖ(Nc)およびノードＮｅの電圧Ｖ(Ne)は電源線２２の電圧ＶHSから約６Ｖ低下する。このように、レベルシフト回路１８は、電源線１９、２０を備えた電源系から入力したＬレベルの駆動制御信号ＳＨをレベルシフトして、電源線２１、２２を備えた異なる電源系の駆動回路１５に対しそのままＬレベルの論理として出力する。

［駆動回路１５の動作］
ノードＮｃ、Ｎｅの電圧が下がると、トランジスタＱ１７のゲート電位が低下しトランジスタＱ１７は直ちにオフ状態に移行する。これとともに、ダイオードＤ１６、Ｄ１７がオンとなり、トランジスタＱ２５のゲート電位が下がるとともに、トランジスタＱ２３およびカレントミラー回路２５を介して抵抗Ｒ１８に電流が流れる。抵抗Ｒ１８の電圧降下によりトランジスタＱ１８、Ｑ２４がオンする。この場合、トランジスタＱ２６、Ｑ２１、Ｑ２２はオフ状態にある。

トランジスタＱ２３がオンするのは、次の（７）式が成り立つ場合である。
Ｖ(Nf)−Ｖ(Nc)＞２・Ｖｆ …（７）
トランジスタＱ１８がオンするとノードＮｆの電圧Ｖ(Nf)は、電源線２２の電圧ＶHSにほぼ等しくなる。低下する電圧ＶHSが未だ約６Ｖ以上ある場合には、ダイオードＤ１４とＤ１１がオンしており、ノードＮｃの電圧Ｖ(Nc)はほぼＶHS−６Ｖとなる。この場合には、（７）式に示すＶ(Nf)−Ｖ(Nc)＝６Ｖ＞２・Ｖｆの関係が成立し、トランジスタＱ２３がオンしている。

その後、電圧ＶHSが５Ｖ以下に低下してダイオードＤ１４に替わってダイオードＤ１３がオンすると、ノードＮｃの電圧Ｖ(Nc)は５Ｖ−Ｖｆ(D13)−ＶGS(Q14)となり、（７）式に示すＶ(Nf)−Ｖ(Nc)は、ＶHS−５Ｖ＋Ｖｆ(D13)＋ＶGS(Q14)となる。ここで、Ｖｆ≒１Ｖと近似すると、電圧ＶHSが６Ｖ−ＶGS(Q14)以下に低下すると、トランジスタＱ２３がオフに転じる。従って、トランジスタＱ２３は、トランジスタＱＨ、ＱＬのオンオフ移行状態において一時的にオンするものの、トランジスタＱＨがオフ、トランジスタＱＬがオンした定常状態ではオフとなる。これにより、駆動回路１５の消費電流を最小限に抑えることができる。

［レベルシフト回路１８における素子耐圧の検討］
トランジスタＱＨがオフ、トランジスタＱＬがオンとなり、電源線２２の電圧ＶHSがほぼ０Ｖになると、電源線２１の電圧ＶBSは（８）式に示すように低くなる。
ＶBS＝Ｖ(C11)max＝Ｖｓ−Ｖｆ(D19) …（８）

従って、オフ状態にあるトランジスタＱ１３、Ｑ１４、Ｑ１５の何れについても、耐圧上の問題は生じない。

以上説明したように、本実施形態によれば、駆動制御信号ＳＨによってオンオフするトランジスタＱ１１、Ｑ１３に対し、そのスイッチング状態をそれぞれミラーするトランジスタＱ１２、Ｑ１４を直列に接続し、そのトランジスタＱ１２、Ｑ１４のゲートに選択回路２４を介してハイサイド側の電源線２２の電圧ＶHSを与えるように構成した。この構成により、ハイサイド側のトランジスタＱＨがオンしている期間、オン状態にあるトランジスタＱ１４のドレイン電圧の低下が制限されるので、抵抗Ｒ１４，Ｒ１６等の抵抗値が製造上ばらつく場合であっても、トランジスタＱ１５のゲート・ソース間を過大な電圧から保護することができる。また、同期間において、オフ状態にあるトランジスタＱ１１とＱ１２が電源線２１の電圧ＶBSを分担するため、電圧ＶBS（＝ＶDD＋Ｖｓ−Ｖｆ）よりも低い耐圧を持つトランジスタを用いてレベルシフト回路１８を構成することができる。

レベルシフト回路１８は、その出力部がプッシュプルの回路構成を備えているので、駆動回路１５に対し十分な電流駆動能力を有する。
トランジスタＱ１５のゲート・ソース間に、トランジスタＱ１５のゲート電荷を放電させるためのトランジスタＱ１６が接続されているので、トランジスタＱ１５のターンオフ時間を短縮することができる。

選択回路２４を設け、トランジスタＱ１２、Ｑ１４のゲートに対し、電源線２２の電圧ＶHSまたは電源電圧Ｖccの何れか高い方の電圧を与える構成としたので、本実施形態のように電圧ＶHSが０Ｖ近くにまで低下する場合でもトランジスタＱ１２またはＱ１４を十分にオンさせることができる。なお、選択回路２４のダイオードＤ１３のアノードに入力する電圧は電源電圧Ｖccに限られない。この入力電圧に基づいて、駆動制御信号ＳＨがＨレベルの期間におけるトランジスタＱ１４のドレイン電位（電圧Ｖ(Nd)）の最小値を適切な値に設定することができる。

駆動回路１５において、トランジスタＱ１８と同じオンオフ状態を持つトランジスタＱ２４を設け、トランジスタＱ２４がオンしている間トランジスタＱ１７のゲート電位の上昇を抑える構成としたので、プッシュプル回路を構成するトランジスタＱ１７とＱ１８とが同時にオンすることがなく、ブートストラップ回路１７について十分な昇圧作用が得られる。

（第２の実施形態）
次に、本発明の第２の実施形態について図３を参照しながら説明する。
図３は、ブリッジ回路を構成するトランジスタＱＨ、ＱＬの駆動装置であって、図１と同一構成部分には同一符号を付して示している。この駆動装置２８は、駆動制御信号ＳＨをレベルシフトして駆動回路２９に出力するレベルシフト回路３０を備えている。駆動回路２９は、トランジスタＱＨを駆動する能力を備えていればその回路構成は限定されず、例えば図１に示す駆動回路１５であってもよい。

レベルシフト回路３０は、シングル出力構成を持っている。電源線２１と２０との間には抵抗Ｒ２６（負荷回路に相当）、トランジスタＱ１２、トランジスタＱ１１および抵抗Ｒ１１が直列に接続されており、トランジスタＱ１１のゲートにはインバータ２３を介して駆動制御信号ＳＨが入力されるようになっている。トランジスタＱ１２のゲート・ソース間にはツェナーダイオードＤ１１が接続されており、選択回路２４のダイオードＤ１３のアノードには、抵抗Ｒ２７を介してバイアス電圧Ｖ１が与えられるようになっている。このバイアス電圧Ｖ１には、第１の実施形態と同様に電源電圧Ｖccを用いてもよい。

この構成において、駆動制御信号（ＳＨ、ＳＬ）が（Ｌレベル、Ｈレベル）から（Ｈレベル、Ｌレベル）に変化すると、トランジスタＱ１１とＱ１２がオフとなり、ノードＮｃの電圧Ｖ(Nc)が電源線２１の電圧ＶBSに等しくなる。駆動回路２９は、レベルシフト回路３０から出力されるこのＨレベルの駆動制御信号に応じてトランジスタＱＨをオン駆動する。この場合の選択回路２４とダイオードＤ１１の動作は、第１の実施形態で説明したとおりである。

オフ状態にあるトランジスタＱ１２のドレイン電位（＝電圧Ｖ(Nc）)は、上述した(４)式に示す電圧ＶBSまで上昇するが、トランジスタＱ１２のゲートにはＶHS−Ｖｆ(D14)なる中間的な電圧が与えられるため、電圧ＶBSはトランジスタＱ１２とＱ１１とによって分担される。このため、トランジスタＱ１１、Ｑ１２を高電圧から保護することができる。

一方、駆動制御信号（ＳＨ、ＳＬ）が（Ｈレベル、Ｌレベル）から（Ｌレベル、Ｈレベル）に変化するとトランジスタＱ１１がオンとなり、電源線２２からダイオードＤ１４、Ｄ１１、トランジスタＱ１１を介して電流が流れる。これにより、ダイオードＤ１１のツェナー電圧ＶｚがトランジスタＱ１２のゲート・ソース間に印加され、トランジスタＱ１２もオン状態に移行する。このときのノードＮｃの電圧Ｖ(Nc)は、上述した（６）式のようになる。駆動回路２９は、レベルシフト回路３０から出力されるこのＬレベルの駆動制御信号に応じてトランジスタＱＨをオフ駆動する。
このように本実施形態によっても、レベルシフト回路３０がシングル出力構成である点を除き、第１の実施形態と同様の作用、効果を得ることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
上述の各実施形態では、ブリッジ回路のハイサイド側駆動回路１５、２９への信号伝達手段としてレベルシフト回路１８、３０を用いたが、これに限らず異なる電源系の下で動作する回路に信号を伝達する場合にも適用可能である。

電圧ＶHSが常にトランジスタＱ１２またはＱ１４を十分にオンさせることができる値である場合には、選択回路２４のダイオードＤ１３のアノードに印加するバイアス電圧は０Ｖとすることができる。この場合には、選択回路２４は常に電源線２２の電圧ＶHSを選択することになるが、本発明はこうした場合も含んでいる。
第１の抵抗Ｒ１１、第２の抵抗Ｒ１２に替えて、それぞれ第１の定電流回路、第２の定電流回路を用いてもよい。負荷回路は、抵抗Ｒ２６に限らず例えば能動負荷であってもよい。

本発明の第１の実施形態を示す駆動装置の回路構成図 駆動制御信号ＳＨ、電圧ＶHS、電圧ＶBSおよび電圧Ｖ(Nd)の各波形を示す図 本発明の第２の実施形態を示す図１相当図 従来技術を示す図１相当図

符号の説明

１８、３０はレベルシフト回路、１９〜２２は電源線（第１〜第４の電源線）、２４は選択回路、Ｑ１１〜Ｑ１５はＭＯＳトランジスタ（第１〜第５のトランジスタ）、Ｄ１１、Ｄ１２はツェナーダイオード（第１、第２の電圧制限回路）、Ｒ１１、Ｒ１２は抵抗（第１、第２の抵抗）、Ｒ２６は抵抗（負荷回路）である。

Claims (5)

1. 第１の電源線と第２の電源線との間に設けられた回路から与えられる入力信号をレベルシフトして、第３の電源線と第４の電源線との間に設けられた回路に対し出力するレベルシフト回路において、
   前記入力信号をゲート信号として動作する第１のトランジスタと、
   この第１のトランジスタと前記第２の電源線との間に接続された抵抗または定電流回路と、
   前記第１のトランジスタに対し直列に接続された第２のトランジスタと、
   前記第３の電源線と前記第２のトランジスタとの間に接続された負荷回路と、
   前記第４の電源線の電圧と所定のバイアス電圧との何れか高い方を選択して前記第２のトランジスタのゲートに与える選択回路と、
   前記第２のトランジスタのゲート・ソース間に接続され、当該ゲート・ソース間の電圧を所定値以下に制限する電圧制限回路とを備え、
   前記入力信号に応じた出力信号を前記第２のトランジスタのドレインから取り出すように構成したことを特徴とするレベルシフト回路。
2. 第１の電源線と第２の電源線との間に設けられた回路から与えられる入力信号をレベルシフトして、第３の電源線と第４の電源線との間に設けられた回路に対し出力するレベルシフト回路において、
   前記入力信号の反転信号をゲート信号として動作する第１のトランジスタと、
   この第１のトランジスタと前記第２の電源線との間に接続された第１の抵抗または第１の定電流回路と、
   前記第１のトランジスタに対し直列に接続された第２のトランジスタと、
   この第２のトランジスタのゲート・ソース間に接続され、当該ゲート・ソース間の電圧を所定値以下に制限する第１の電圧制限回路と、
   前記入力信号の非反転信号をゲート信号として動作する第３のトランジスタと、
   この第３のトランジスタと前記第２の電源線との間に接続された第２の抵抗または第２の定電流回路と、
   前記第３のトランジスタに対し直列に接続された第４のトランジスタと、
   この第４のトランジスタのゲート・ソース間に接続され、当該ゲート・ソース間の電圧を所定値以下に制限する第２の電圧制限回路と、
   前記第４の電源線の電圧と所定のバイアス電圧との何れか高い方を選択して前記第２および第４のトランジスタの各ゲートに与える選択回路と、
   前記第３の電源線と前記第２のトランジスタとの間に接続された第５のトランジスタと、
   前記第３の電源線と前記第４のトランジスタとの間であって且つ前記第５のトランジスタのゲート・ソース間に接続された抵抗とを備え、
   前記入力信号に応じた出力信号を前記第２のトランジスタのドレインから取り出すように構成したことを特徴とするレベルシフト回路。
3. 前記選択回路は、カソード同士が接続された２つのダイオードから構成されており、その共通に接続されたカソードが出力端子とされ、当該ダイオードのアノードがそれぞれ前記第４の電源線の電圧の入力端子および前記バイアス電圧の入力端子とされていることを特徴とする請求項１または２記載のレベルシフト回路。
4. 前記バイアス電圧は、少なくとも前記第２、第４のトランジスタのしきい値電圧にダイオードの順方向電圧を加えた電圧値よりも高い値に設定されていることを特徴とする請求項３記載のレベルシフト回路。
5. 前記電圧制限回路は、ツェナーダイオードから構成されていることを特徴とする請求項１ないし４の何れかに記載のレベルシフト回路。
   
   

Images