CN110868049B - 一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路 - Google Patents

一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路 Download PDF

Info

Publication number
CN110868049B
CN110868049B CN201911175435.9A CN201911175435A CN110868049B CN 110868049 B CN110868049 B CN 110868049B CN 201911175435 A CN201911175435 A CN 201911175435A CN 110868049 B CN110868049 B CN 110868049B
Authority
CN
China
Prior art keywords
type
npn
triode
collector
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911175435.9A
Other languages
English (en)
Other versions
CN110868049A (zh
Inventor
石照耀
张攀
林家春
于渤
俞志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201911175435.9A priority Critical patent/CN110868049B/zh
Publication of CN110868049A publication Critical patent/CN110868049A/zh
Application granted granted Critical
Publication of CN110868049B publication Critical patent/CN110868049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/022—Synchronous motors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2207/00—Indexing scheme relating to controlling arrangements characterised by the type of motor
    • H02P2207/05—Synchronous machines, e.g. with permanent magnets or DC excitation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

本发明公开了一种带硬件保护的N‑MOS和P‑MOS构成的永磁同步电机驱动电路，本发明采用的技术方案为一种新型的永磁同步电机驱动电路控制三相永磁同步电机工作，使用分立元件驱动N‑MOSFET、P‑MOSFET，包括MCU运算控制模块(1)、高速光耦隔离模块(2)、反向输出模块(3)、N‑MOSFET控制模块(4)、N‑MOSFET死区产生模块(5)、P‑MOSFET控制模块(6)、P‑MOSFET死区产生模块(7)。中低档MCU输出一路PWM波，经过驱动电路后能够转换为两路互补对称带死区的PWM波，驱动功率元件控制永磁同步运转。这种驱动方式不使用功率驱动芯片、降低电路成本、节省中低档MCU的IO资源、缓解MCU运算负担、产生的死区时间防止上下桥臂同时导通击穿电路。

Description

一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路
技术领域
本发明涉及一种永磁同步电机控制电路，特别是使用N型沟道MOS管和P型沟道MOS管的驱动控制，驱动电路自带硬件保护功能，能够将一路输入的PWM信号，转换为两路带死区互补对称的PWM波，硬件电路产生的死区时间能够有效防止上下桥臂功率管同时导通。
背景技术
永磁同步电机(Permanent Magnet Synchronous Motor，PMSM)具有结构简单、体积小、重量轻、功率密度高和输出扭矩大等优点，广泛应用于机器人、数控机床、智能家居、新能源汽车等领域。随着永磁材料及电力电子元件的性能不断完善和提高，各种型号的永磁同步电机需求量也越来越大。常用的永磁同步电机控制电路中微控制单元(Microcontroller Unit；MCU)靠内部硬件资源输出六路互补对称的PWM波控制功率驱动芯片控制三相全桥逆变电路上下桥臂MOS管的动作，这种类型MCU和功率驱动芯片成本较高，增加产品的价格。
本发明提出一种使用N-MOSFET、P-MOSFET和分立元件组成的驱动电路，避免使用功率驱动芯片，可使用中低档价格相对较低的MCU输出三路PWM波，节省MCU的IO资源，通过分立元件组成的电路实现把单路的PWM波分成两路互补对称带死区的PWM波，分别控制上下桥臂功率管的动作，避免上下桥臂同时导通，降低驱动电路的成本价格。控制器的PWM输出端接高速光耦防止下游电路的干扰，最大限度保证控制器的安全。
发明内容
本发明的目的是为了解决传统三相永磁同步电机驱动器中使用功率驱动芯片加两个功率管带来的问题，这种驱动方案需要控制器输出六路互补对称的PWM波控制功率驱动芯片驱动上下桥臂MOS管的开关动作。具有输出六路互补对称带死区PWM波功能的MCU价格往往较高，对于某些中低档的MCU输出六路PWM波占用IO资源，并且该类型MCU内部硬件资源并不能输出互补对称带死区的PWM波，需要占用内部定时器资源靠软件实现。为解决上述问题本发明提出了一种使用分立元件组成的永磁同步驱动电路。中低档MCU输出一路PWM波，经过驱动电路后能够转换为两路互补对称带死区的PWM波，驱动功率元件控制永磁同步运转。这种驱动方式不使用功率驱动芯片、降低电路成本、节省中低档MCU的IO资源、缓解MCU运算负担、产生的死区时间防止上下桥臂同时导通击穿电路。
本发明采用的技术方案为一种新型的永磁同步电机驱动电路，控制三相永磁同步电机工作，使用分立元件驱动N-MOSFET、P-MOSFET，包括MCU运算控制模块(1)、高速光耦隔离模块(2)、反向输出模块(3)、N-MOSFET控制模块(4)、N-MOSFET死区产生模块(5)、P-MOSFET控制模块(6)、P-MOSFET死区产生模块(7)。MCU运算控制模块(1)输出接高速光耦隔离模块(2)；高速光耦隔离模块(2)的输出接反向输出模块(3)；反向输出模块(3)输出两路PWM波分别接N-MOSFET控制模块(4)和P-MOSFET控制模块(6)；N-MOSFET控制模块(4)的输出接N-MOSFET死区产生模块(5)；P-MOSFET控制模块(6)的输出接P-MOSFET死区产生模块(7)；N-MOSFET死区产生模块(5)和P-MOSFET死区产生模块(7)的输出接永磁同步电机绕组，永磁同步电机的电流信息接入MCU运算控制模块(1)。以U、V、W三相电路中U相为例分析，其余两相与U相相同，MCU运算控制模块(1)输出一路PWM信号接入高速光耦隔离模块(2)，高速光耦起到隔离作用，能够有效防止电流倒灌MCU的IO引脚，保证MCU的安全；经光耦隔离输出的PWM信号经过反向输出模块(3)转换为与原信号互补对称的PWM信号，输出两路互补对称的PWM波；互补对称的PWM信号一路接入下桥臂的N-MOSFET控制模块(4)，另一路接入上桥臂的P-MOSFET控制模块(6)；N-MOSFET控制模块(4)处理信号之后接入N-MOSFET死区产生模块(5)；P-MOSFET控制模块(6)处理信号之后接入P-MOSFET死区产生模块(7)；经过N-MOSFET死区产生模块(5)和P-MOSFET死区产生模块(7)输出的信号就加入了死区延时时间，能够防止上下MOS管同时导通，击穿电路，有效的保护电路安全。
MCU运算控制模块(1)使用中低档的MCU，不需要控制芯片生成六路互补对称的PWM波，仅生成3路PWM信号即可控制永磁同步电机工作，能够极大节省MCU宝贵的IO资源，在软件上省去生成互补对称带死区的PWM波的控制程序，降低MCU软件运行压力。生成的3路PWM信号通过后续电路能够转换为6路带死区互补对称PWM波，6路PWM信号控制U、V、W三相桥臂功率管导通时间与导通顺序，分立元件组成的硬件电路加入了死区时间，保证上下桥臂不能同时导通，提高电路的可靠性。
高速光耦隔离模块(2)能够有效的隔离MCU单元与下游的控制电路，防止电流倒灌，保证MCU安全。MCU运算控制模块(1)的PWM输出接第四十一电阻R41，第四十一电阻R41的另一端接第一光耦E1的第一引脚；第一光耦E1的第二/第三引脚短接后接地，第一光耦E1的第四引脚接第四十电阻R40，第一光耦E1的第四引脚输出隔离后的信号，第四十电阻R40另一端接VCC6V；输入的信号和输出的信号经过第一光耦E1隔离，即使输出信号受到较大的干扰也不会对MCU运算控制模块(1)造成影响。
所述的第一光耦E1型号为EL817S，但不限于该型号的高速光耦。
反向输出模块(3)包括第四十八电阻R48的一端接第一光耦E1第四引脚，另一端接NPN型第四三极管Q4的集极；第四十五电阻R45一端接VCC6V，另一端接NPN型第四三极管Q4集电极，集电极作为反向信号的输出端，NPN型第四三极管Q4发射极接地；若输入端为高电平，则NPN型第四三极管Q4集极为高电平，NPN型第四三极管Q4导通，NPN型第四三极管Q4集电极输出低电平信号，若输入低电平，则NPN型第四三极管Q4集极为低电平，NPN型第四三极管Q4关断，则输出高电平信号，实现反向输出功能。
所述NPN型第四三极管Q4的类型为KT4375，但不限于该型号的三极管。
N-MOSFET控制模块(4)包括第五十三电阻R53一端与NPN型第六三极管Q6集极相连，另一端与反向输出模块(3)中Q5的集电极相连；第五十一电阻R51一端接VCC6V，另一端接NPN型第六三极管Q6的集电极，NPN型第六三极管Q6发射极接地；第四十九电阻一端接NPN型第六三极管Q6集电极，另一端接NPN型第五三极管Q5的集极；第四十七电阻R47一端接VCC6V，另一端接NPN型第五三极管Q5的集极；第四十六电阻R46一端接VCC6V另一端接Q5的集电极，NPN型第五三极管Q5发射极接地，NPN型第五三极管Q5的集电极作为N-MOSFET控制模块(4)的输出接入N-MOSFET死区产生模块(5)；当输入信号为低电平时，NPN型第六三极管Q6的集极为低电平，NPN型第六三极管Q6关断，NPN型第五三极管Q5的集极为高电平，NPN型第五三极管Q5导通，NPN型第五三极管Q5集电极输出低电平；当输入信号为高电平时，NPN型第六三极管Q6的集极为高电平，NPN型第六三极管Q6导通，Q5集极为低电平，NPN型第五三极管Q5关断，NPN型第五三极管Q5的集电极输出高电平。
所示NPN型第五三极管Q5、NPN型第六三极管Q6为KTC4375，M2为PE3406，但不限于该型号。
N-MOSFET死区产生模块(5)包括第五十电阻R50一端与NPN型第五三极管Q5集电极相连，另一端与第三十二电容C32相连后接N沟道类型第二MOS管M2的栅极，第三十二电容C32的另一端接地；第七二极管D7的负极接NPN型第五三极管Q5的集电极，正极接第二MOS管M2的栅极；第五十二电阻R52一端接第二MOS管M2的源极，另一端接GND，第五十二电阻R52作为采样电阻输出U相的电流信号；当NPN型第六三极管Q6集极接收到高电平信号时，NPN型第六三极管Q6打开，NPN型第五三极管Q5的集极为低电平，NPN型第五三极管Q5关断，NPN型第五三极管Q5的集电极输出高电平信号，由于二极管D7的存在，电流经第五十电阻R50向第三十二电容C32充电，第三十二电容C32充电过程中，栅极电压与源极电压压差达到一定值，第二MOS管M2导通，第二MOS管M2的导通过程便加入了延时时间，当NPN型第六三极管Q6集极为接收为低电平信号时，NPN型第六三极管Q6关断，NPN型第五三极管Q5的集极为高电平，NPN型第五三极管Q5打开，NPN型第五三极管Q5集电极输出为电平，上一时刻第三十二电容C32充满电，由于二极管的作用第三十二电容C32经过D7，NPN型第五三极管Q5的集电极，NPN型第五三极管Q5的发射极瞬时完成放电，不存在延时时间；第二MOS管M2延时导通时间为第四十六电阻R46、第五十电阻R50和第三十二电容C32组成RC电路；第二MOS管M2实现了栅极跳变为高电平时延时导通，第二MOS管M2栅极跳变为低电平时瞬时关断的功能。
所述第五三极管Q5、第六三极管Q6为KTC4375，但不限于该型号。
P-MOSFET控制模块(6)包括第四十三电阻R43与NPN型第三三极管Q3的集电极相连，NPN型第三三极管Q3的集电极接GND，第四十三电阻R43的另一端接第四十二电阻R42，第四十二电阻R42另一端接VCC12V；NPN型第一三极管Q1的发射极和PNP型第二三极管Q2发射极相连，NPN型第一三极管Q1和NPN型第二三极管Q2集极短接，第四十二电阻R42和第四十三电阻R43串联节点接NPN型第一三极管Q1的集极，NPN型第一三极管Q1的集电极接VCC12V，Q2发射极接地；当NPN型第三三极管Q3集极输入高电平信号时，NPN型第三三极管Q3导通，NPN型第三三极管Q3内阻忽略不计，NPN型第一三极管Q1和NPN型第二三极管Q2集极输入电压为6V；当NPN型第三三极管Q3的集电极输入为低电平信号时，NPN型第三三极管Q3关断，NPN型第一三极管Q1和NPN型第二三极管Q2集极输入为12V，NPN型第一三极管Q1和NPN型第二三极管Q2发射极结合下一级电路分析。
所述NPN型第一三极管Q1和NPN型第三三极管Q3型号为KTC4375，Q2型号为2SA1900，M1为PE9345，但不限于该型号。
P-MOSFET死区产生模块(7)包括第四十四电阻R44一端接入NPN型第二三极管Q2的发射极另一端接入P沟道类型的第一MOS管M1的栅极；NPN型第六二极管D6的正极接入NPN型第二三极管Q2的发射极，NPN型第六二极管D6的负极接入第一MOS管M1的栅极；第三十一电容C31一端接第一MOS管M1的栅极，另一端接VCC12V；第一MOS管M1的源极接VCC12V，第一MOS管M1的漏极接第二MOS管M2的漏极，第一MOS管M1的漏极接永磁同步电机的U相绕组；若上一时刻第一MOS管M1关断，则第三十一电容C31下端的电压也为12V，当NPN型第三三极管Q3集极输入高电平时，NPN型第三三极管Q3导通，忽略Q3压降，第四十二电阻R42、第四十三电阻R43中间节点输出电压为6V，NPN型第一三极管Q1导通，NPN型第一三极管Q1和NPN型第二三极管Q2的发射极为12V，NPN型第二三极管Q2的发射极较集极电压高，NPN型第二三极管Q2导通，电流由发射极流向集极，直到集极和发射极电压平衡为6V，由于第三十一电阻C31下端电压高于NPN型第二三极管Q2的集电极电压，第三十一电容C31放电，由于NPN型第六二极管D6的存在，电荷只能从第三十一电容C31下端的电荷经第四十四电阻R44、NPN型第二三极管Q2的发射极放电，直到第三十一电容C31放电到某个电压值达到导通条件，使得第一MOS管M1的栅极小于源极电压，第一MOS管M1延时导通；若上一时刻第一MOS管M1打开，则第三十一电容C31下端的电压为6V，当NPN型第三三极管Q3集极输入为低电平，NPN型第三三极管Q3关断，第十二电阻R42下端输出为12V，NPN型第一三极管Q1和NPN型第二三极管Q2的集极为12V，NPN型第一三极管Q1导通，NPN型第一三极管Q1、NPN型第二三极管Q2的发射极均为12V，NPN型第二三极管Q2的集极和发射极电压相等，NPN型第二三极管Q2关断，NPN型第一三极管Q1发射极电压比第三十二电容C32下端电压高，第三十二电容C32要充电，由于二极管的存在，充电电荷不经过第四十四电阻R44，直接从D6向第三十一电容C31充电，不存在延时，瞬时给第三十一电容C31充电，使第三十一电容C31下端电压瞬时达到某个电压值，第一MOS管M1的关断条件；第一MOS管M1实现了栅极低电压时延时导通，高电压是瞬时关断的功能。
本发明所具有的有益效果：
(1)该发明提出了利用N-MOSFET和P-MOSFET的特点设计了一种新型永磁同步电机驱动电路。
(2)常用的永磁同步电机驱动电路中的三相全桥逆变电路上下桥臂都使用两个N-MOSFET加功率驱动芯片组成，这种组合驱动电路中功率驱动芯片价格高，并且控制功率驱动芯片的MCU需要输出六路互补对称的PWM波，这种功率驱动芯片价格也往往较高。
(3)该发明实现了使用N-MOSFET和P-MOSFET组合电路驱动永磁同步电机，使用中低档的MCU，即使内部硬件资源不具有输出六路带死区互补对称PWM波的功能，也能通过外部硬件电路输出此种波形，能够降低MCU的成本价格。驱动电路中使用分立元件组成的电路能够实现将单路的PWM波变换为带死区的双路互补对PWM波，节省了MCU宝贵的IO资源，加入的死区时间保证上下桥臂不能同时导通，提高驱动电路的可靠性。
附图说明
图1是本发明的系统模块电路连接框图；
图2是本发明的高速光耦隔离模块；
图3是本发明的反向输出模块；
图4是本发明的下桥臂控制模块，包括N-MOSFET控制部分和N-MOSFET死区产生部分；
图5是本发明的上桥臂控制模块，包括P-MOSFET控制部分和P-MOSFET死区产生部分；
图6是PWMU_DOWN和U_DOWN的时序图；
图7是PWMU_UP和U_UP的时序图；
图8为M1和M2的栅极时序图；
图9为单路PWM_U信号图。
图10为两路互补对称的PWM波图。
图11为两路互补对称的PWM波跳图。
图12为PWMU_UP和PWMU_DOWN加入死区之后的互补对称的PWM波图。
图1中：1、MCU运算控制模块，2、高速光耦隔离模块，3、反向输出模块，4、N-MOSFET控制模块，5、N-MOSFET死区差生模块，6、P-MOSFET控制模块，7、P-MOSFET死区产生模块。
具体实施方式
下面结合附图对本发明进一步说明。
如图1所示，一种带硬件保护的N-NOSFET和P-MOSFET的永磁同步电机驱动电路，包括MCU运算控制模块(1)、高速光耦隔离模块(2)、反向输出模块(3)、N-MOSFET控制模块(4)、N-MOSFET死区产生模块(5)、P-MOSFET控制模块(6)、P-MOSFET控制模块(7)。MCU运算控制模块输出三相U、V、W三路PWM波进入高速光耦隔离模块(2)，以其中的U相为例解释说明，其余两相与U相相同，经光耦隔离的PWM信号进入反向输出模块(3)，该模块将PWM信号反向输出，实现能够输出两路互补对称的PWM波，一路进入下桥臂N-MOSFET控制模块(4)，另一路进入上桥臂P-MOSFET控制模块(5)；N-MOSFET控制模块(4)输出的PWM波进入N-MOSFET死区产生模块，PWM波信号将延迟产生低电压，M1延迟导通，瞬时变为高电压，M1瞬时关断；P-MOSFET控制模块(6)输出的PWM波进入P-MOSFET死区产生模块，使产生的PWM波信号将延迟产生高电平，M1延迟导通，瞬时变为低电平，便完成了两路PWM波信号加入了延迟时间，避免上下桥臂同时导通。
MCU运算控制模块(1)能够使用芯片内部硬件不具有输出六路互补对称带死区的PWM波，节省成本，中低档的MCU输出3路PWM后经过控制电路之后转换为6路互补对称带死区的PWM波控制上下桥臂的MOS管，节省IO资源，降低芯片运算负担。
高速光耦隔离模块(2)将输入的三路PWM波隔离，能够有效的防止外部电流倒灌。以三相中的U相为例分析，第四十一电阻R41一端接输入信号IO_U，另一端接第一光耦E1的第一引脚，E1第二第三引脚短接后接GND；第四十电阻R40一端接VCC6V，另一端接E1的第四引脚，E1的第四引脚作为输出信号，用PWM_U表示。
反向输出模块(3)包括第四十八电阻R48一端接输入信号PWM_U，另一端接NPN型第四三极管Q4的集极；第四十五电阻R45一端接VCC6V，另一端接Q4的集电极，Q4的发射极接GND；Q5的发射极输出与PWM_U反向的PWM波信号PWMU_DOWN控制下桥臂动作，原信号PWM_U作为PWMU_UP控制上桥臂的动作；当PWM_U为高电平时，Q5集极为高电平，Q5导通，PWMU_DOWN输出低电平，当PWM_U为低电平时，Q5集极为低电平，Q5关断，PWMU_DOWN输出高电平，实现反向输出功能。
N-MOSFET控制模块(4)包括第五十三电阻R53一端接输入信号PWMU_DOWN，另一端接NPN型第六三极管Q6的集极；第五十一电阻R51一端接VCC6V，另一端接Q6的集极；第四十九电阻R49一端接Q6的集电极，另一端接NPN型第五三极管Q5的集极；Q5的集电极输出U_DOWN信号；第四十七R47一端接VCC6V，另一端接Q5集极；第四十六电阻R46一端接VCC6V另一端接Q5的集电极；当PWMU_DOWN为高电平时，Q6导通，Q5的集极为低电平，Q5关断，U_DOWN为高电平；当PWMU_DOWN为低电平时，Q6集极为低电平，Q6关断，Q5的集极为高电平，Q5导通，U_DOWN变为低电平。
N-MOSFET死区产生模块(5)包括第五十电阻R50一端与U_DOWN信号相连，另一端与N沟道型的第二功率管M2的栅极相连；第三十二电容C32一端接M2的栅极，另一端GND；采样电阻R52一端接M2的源极一端接GND；第七二极管D7的正极接M2的栅极，负极接U_DOWN信号；M2的漏极输出PMSM的U相绕组，M2的源极输出U相采样电阻的电压信号；
假设上一时刻M2处于导通状态，则C32上端为5V的高电压转态，某一时刻PWMU_DOWN输出低电平，Q6关断，Q5的集极为高电平，Q5打开，则U_DOWN输出低电平，由于D7存在，C32上端电荷通过D7经Q5集电极，Q5发射极放电，瞬时完成放电，M2瞬时关断，不存在延时；若上一时刻M2处于关断状态，则C32上端为低电平，某时刻PWMU_DOWN输出高电平信号，Q6集极为高电平，Q6导通，Q5集极为低电平信号，Q5关断，Q5的集电极输出高电平信号，U_DOWN变为高电平，由于二极管D7的存在，充电电荷经R46、R50向C32充电，当C32充电电压达到某个值时，M2延时导通；实现PWMU_DOWN为低电平时瞬时关断，PWMU_DOWN为高电平时延时打开，调整R46和R50的阻值能够调整延时时间，M2打开过程的延迟时间为:
Figure GDA0002982698390000121
其中E为充电电压，单位：伏特，V1为电容要达到的电压，单位：伏特R为充电电阻单位：欧姆，C为充电电容，单位：库伦，t为充电时间。举例：若R49为2KΩ，R53为500Ω，C32为0.1uf，C32电压升为5.5V时导通，则t1为：
Figure GDA0002982698390000122
图5为仿真得到PWMU_DOWN和U_DOWN的时序图，PWMU_DOWN高电平时，U_DOWN延时变为高电平，PWMU_DOWN低电平时，U_DOWN瞬时变为低电平，U_DOWN延时变为高电平，瞬时变为低电平。
P-MOSFET控制模块(6)包括第四十二电阻R42和第四十三电阻R43串联，R42另一端接VCC12V，R44另一端接NPN型第三三极管Q3的集电极；NPN型第一三极管Q1集极和PNP型第二三极管Q2集极短接后接R42和R43的串联节点，Q1的集电极接VCC12V，Q2的集电极接地，Q1的发射极和Q2的发射接短接输出U_UP信号；当PWMU_UP输入为高电平时，Q3集极为高电平，Q3导通，忽略Q3的压降，R42和R43连接点输出6V电压，Q1和Q3的集极为6V，Q1导通，Q1的发射极为12V，Q2的集极为6V，发射极为12V，导致Q2导通，电流流向为发射极到集极，发射极电压逐渐降低，直到Q2发射极和集极电压相等U_UP输出6V电压；当PWMU_UP输入为低电平时，Q3集极为低电平，Q3关断，R42和R43连接点输出12V电压，Q1和Q2的集极为12，Q1导通，Q1的发射极为12V，Q1，Q2的集极为12V高电平信号，Q2关断，U_UP输出12V高电平信号。
P-MOSFET死区产生模块(7)包括第四十四电阻R44一端与U_UP信号连接，另一端与P沟道类型的第一MOS管M1的栅极连接，第六二极管D6的正极接U_UP信号，负极接M1的栅极，第三十一电容C31一端接VCC12V，另一端接M1的栅极；M1源极接VCC12V，漏极接M2的漏极；M1打开过程：上一时M1为关断状态，C31上下两端的电压都为12V，当PWMU_UP输出高电平时Q3集极高电平，Q3导通，忽略Q3压降，Q1和Q2的集极为6V，Q1导通U_UP信号为12V，此时Q3导通，PNP三极管Q2电流从发射极流向集极，由于二极管的存在，电容C31电荷流经R47、Q3发射极、Q3集极，直至Q3发射极和集极电压相等，M1栅极电压降到某个值时，达到M1导通条件，M1导通，M1延迟导通时间为C31放电的时间，假如C31下端电压放电到6.5V导通，那么C31放电电压为5.5V，为了使上下桥臂的延时时间相同，C31容值为0.1uf，R47设置为2.5K，那么C31的放电时间为：
Figure GDA0002982698390000141
M1关断过程：上一时刻处于打开状态，C31上端为12V，下端为6V，当PWMU_UP输出低电平时Q3集极为低电平，Q3关断，R42和R43中间节点输出12V电压，Q1和Q2的集极为12V，Q1导通，Q1、Q2发射极为12V，Q2关断，由于二极管的存在，电荷不经过R47，直接从D6到电容C31下端，瞬时充电到12V，使M1栅极和源极电压相等，M1快速关断，实现PWMU_UP为高电平时上桥臂延时打开，PWMU_UP输出低电平时快速关断的功能。
高速光耦隔离模块(2)输出为U相控制信号，单路PWM_U信号如图9所示。
经反向输出模块(3)后输出为两路互补对称的PWM波一路为PWMU_UP，一路为PWMU_DOWM，两路互补对称的PWM波如图10所示。
PWMU_UP为高电平时经过P-MOSFET控制模块(5)和P-MOSFET死区产生模块(7)会使M1延时打开，PWMU_UP为低电平时经过P-MOSFET控制模块(5)和P-MOSFET死区产生模块(7)会使M1快速关断。PWMU_UP产生的效果是高电平M1延时导通，快速关断。PWMU_UP产的效果是跳变高电平延迟打开，跳变低电压平时瞬时关断。
PWMU_DOWN为低电平时经过N-MOSFET控制模块(4)和N-MOSFET死区产生模块(6)会使M2快速关断，PWMU_DOWN为高电平时经过N-MOSFET控制模块(4)和N-MOSFET死区产生模块(6)会使M2延迟导通。PWMU_DOWN产的效果是跳变高电平延时打开，跳变低电压平时瞬时关断。两路互补对称的PWM波跳变信如图11所示，图11中虚线为输出的跳变信号，实线为延时之后的控制信号。
PWMU_UP和PWMU_DOWN加入死区之后的互补对称的PWM波如图12所示。

Claims (9)

1.一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：控制三相永磁同步电机工作，使用分立元件驱动N-MOSFET、P-MOSFET，包括MCU运算控制模块（1）、高速光耦隔离模块（2）、反向输出模块（3）、N-MOSFET控制模块（4）、N-MOSFET死区产生模块（5）、P-MOSFET控制模块（6）、P-MOSFET死区产生模块（7）；MCU运算控制模块（1）输出接高速光耦隔离模块（2）；高速光耦隔离模块（2）的输出接反向输出模块（3）；反向输出模块（3）输出两路PWM波分别接N-MOSFET控制模块（4）和P-MOSFET控制模块（6）；N-MOSFET控制模块（4）的输出接N-MOSFET死区产生模块（5）；P-MOSFET控制模块（6）的输出接P-MOSFET死区产生模块（7）；N-MOSFET死区产生模块（5）和P-MOSFET死区产生模块（7）的输出接永磁同步电机绕组，永磁同步电机的电流信息接入MCU运算控制模块（1）；以U、V、W三相电路中U相为例分析，其余两相与U相相同，MCU运算控制模块（1）输出一路PWM信号接入高速光耦隔离模块（2），高速光耦起到隔离作用，能够有效防止电流倒灌MCU的IO引脚，保证MCU的安全；经光耦隔离输出的PWM信号经过反向输出模块（3）转换为与原信号互补对称的PWM信号，输出两路互补对称的PWM波；互补对称的PWM信号一路接入下桥臂的N-MOSFET控制模块（4），另一路接入上桥臂的P-MOSFET控制模块（6）；N-MOSFET控制模块（4）处理信号之后接入N-MOSFET死区产生模块（5）；P-MOSFET控制模块（6）处理信号之后接入P-MOSFET死区产生模块（7）；经过N-MOSFET死区产生模块（5）和P-MOSFET死区产生模块（7）输出的信号就加入了死区延时时间，能够防止上下MOS管同时导通，击穿电路，保护电路安全；
MCU运算控制模块（1）使用中低档的MCU，不需要控制芯片生成六路互补对称的PWM波，仅生成3路PWM信号即可控制永磁同步电机工作，能够极大节省MCU宝贵的IO资源，在软件上省去生成互补对称带死区的PWM波的控制程序，降低MCU软件运行压力；生成的3路PWM信号通过后续电路能够转换为6路带死区互补对称PWM波，6路PWM信号控制U、V、W三相桥臂功率管导通时间与导通顺序，分立元件组成的硬件电路加入了死区时间，保证上下桥臂不能同时导通。
2.根据权利要求1所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：高速光耦隔离模块（2）能够有效的隔离MCU单元与下游的控制电路，防止电流倒灌，保证MCU安全；MCU运算控制模块（1）的PWM输出接第四十一电阻R41，第四十一电阻R41的另一端接第一光耦E1的第一引脚；第一光耦E1的第二/第三引脚短接后接地，第一光耦E1的第四引脚接第四十电阻R40，第一光耦E1的第四引脚输出隔离后的信号，第四十电阻R40另一端接VCC6V；输入的信号和输出的信号经过第一光耦E1隔离，即使输出信号受到较大的干扰也不会对MCU运算控制模块（1）造成影响。
3.根据权利要求2所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：所述的第一光耦E1型号为EL817S。
4.根据权利要求1所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：反向输出模块（3）包括第四十八电阻R48的一端接第一光耦E1第四引脚，另一端接NPN型第四三极管Q4的集极；第四十五电阻R45一端接VCC6V，另一端接NPN型第四三极管Q4集电极，集电极作为反向信号的输出端，NPN型第四三极管Q4发射极接地；若输入端为高电平，则NPN型第四三极管Q4集极为高电平，NPN型第四三极管Q4导通，NPN型第四三极管Q4集电极输出低电平信号，若输入低电平，则NPN型第四三极管Q4集极为低电平，NPN型第四三极管Q4关断，则输出高电平信号，实现反向输出功能；
所述NPN型第四三极管Q4的类型为KT4375。
5.根据权利要求1所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：N-MOSFET控制模块（4）包括第五十三电阻R53一端与NPN型第六三极管Q6集极相连，另一端与反向输出模块（3）中Q5的集电极相连；第五十一电阻R51一端接VCC6V，另一端接NPN型第六三极管Q6的集电极，NPN型第六三极管Q6发射极接地；第四十九电阻一端接NPN型第六三极管Q6集电极，另一端接NPN型第五三极管Q5的集极；第四十七电阻R47一端接VCC6V，另一端接NPN型第五三极管Q5的集极；第四十六电阻R46一端接VCC6V另一端接Q5的集电极，NPN型第五三极管Q5发射极接地，NPN型第五三极管Q5的集电极作为N-MOSFET控制模块（4）的输出接入N-MOSFET死区产生模块（5）；当输入信号为低电平时，NPN型第六三极管Q6的集极为低电平，NPN型第六三极管Q6关断，NPN型第五三极管Q5的集极为高电平，NPN型第五三极管Q5导通，NPN型第五三极管Q5集电极输出低电平；当输入信号为高电平时，NPN型第六三极管Q6的集极为高电平，NPN型第六三极管Q6导通，Q5集极为低电平，NPN型第五三极管Q5关断，NPN型第五三极管Q5的集电极输出高电平。
6.根据权利要求5所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：所述NPN型第五三极管Q5、NPN型第六三极管Q6为KTC4375。
7.根据权利要求1所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：N-MOSFET死区产生模块（5）包括第五十电阻R50一端与NPN型第五三极管Q5集电极相连，另一端与第三十二电容C32相连后接N沟道类型第二MOS管M2的栅极，第三十二电容C32的另一端接地；第七二极管D7的负极接NPN型第五三极管Q5的集电极，正极接第二MOS管M2的栅极；第五十二电阻R52一端接第二MOS管M2的源极，另一端接GND，第五十二电阻R52作为采样电阻输出U相的电流信号；当NPN型第六三极管Q6集极接收到高电平信号时，NPN型第六三极管Q6打开，NPN型第五三极管Q5的集极为低电平，NPN型第五三极管Q5关断，NPN型第五三极管Q5的集电极输出高电平信号，由于二极管D7的存在，电流经第五十电阻R50向第三十二电容C32充电，第三十二电容C32充电过程中，栅极电压与源极电压压差达到一定值，第二MOS管M2导通，第二MOS管M2的导通过程便加入了延时时间，当NPN型第六三极管Q6集极为接收为低电平信号时，NPN型第六三极管Q6关断，NPN型第五三极管Q5的集极为高电平，NPN型第五三极管Q5打开，NPN型第五三极管Q5集电极输出为电平，上一时刻第三十二电容C32充满电，由于二极管的作用第三十二电容C32经过D7，NPN型第五三极管Q5的集电极，NPN型第五三极管Q5的发射极瞬时完成放电，不存在延时时间；第二MOS管M2延时导通时间为第四十六电阻R46、第五十电阻R50和第三十二电容C32组成RC电路；第二MOS管M2实现了栅极跳变为高电平时延时导通，第二MOS管M2栅极跳变为低电平时瞬时关断的功能；第二MOS管M2的型号为PE3406；
所述第五三极管Q5、第六三极管Q6为KTC4375。
8.根据权利要求1所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：P-MOSFET控制模块（6）包括第四十三电阻R43与NPN型第三三极管Q3的集电极相连，NPN型第三三极管Q3的集电极接GND，第四十三电阻R43的另一端接第四十二电阻R42，第四十二电阻R42另一端接VCC12V；NPN型第一三极管Q1的发射极和PNP型第二三极管Q2发射极相连，NPN型第一三极管Q1和NPN型第二三极管Q2集极短接，第四十二电阻R42和第四十三电阻R43串联节点接NPN型第一三极管Q1的集极，NPN型第一三极管Q1的集电极接VCC12V，Q2发射极接地；当NPN型第三三极管Q3集极输入高电平信号时，NPN型第三三极管Q3导通，NPN型第三三极管Q3内阻忽略不计，NPN型第一三极管Q1和NPN型第二三极管Q2集极输入电压为6V；当NPN型第三三极管Q3的集电极输入为低电平信号时，NPN型第三三极管Q3关断，NPN型第一三极管Q1和NPN型第二三极管Q2集极输入为12V，NPN型第一三极管Q1和NPN型第二三极管Q2发射极结合下一级电路分析；
所述NPN型第一三极管Q1和NPN型第三三极管Q3型号为KTC4375，Q2型号为2SA1900，第一MOS管M1型号为PE9345。
9.根据权利要求1所述的一种带硬件保护的N-MOS和P-MOS永磁同步电机驱动电路，其特征在于：P-MOSFET死区产生模块（7）包括第四十四电阻R44一端接入NPN型第二三极管Q2的发射极另一端接入P沟道类型的第一MOS管M1的栅极；NPN型第六二极管D6的正极接入NPN型第二三极管Q2的发射极，NPN型第六二极管D6的负极接入第一MOS管M1的栅极；第三十一电容C31一端接第一MOS管M1的栅极，另一端接VCC12V；第一MOS管M1的源极接VCC12V，第一MOS管M1的漏极接第二MOS管M2的漏极，第一MOS管M1的漏极接永磁同步电机的U相绕组；若上一时刻第一MOS管M1关断，则第三十一电容C31下端的电压也为12V，当NPN型第三三极管Q3集极输入高电平时，NPN型第三三极管Q3导通，忽略Q3压降，第四十二电阻R42、第四十三电阻R43中间节点输出电压为6V，NPN型第一三极管Q1导通，NPN型第一三极管Q1和NPN型第二三极管Q2的发射极为12V，NPN型第二三极管Q2的发射极较集极电压高，NPN型第二三极管Q2导通，电流由发射极流向集极，直到集极和发射极电压平衡为6V，由于第三十一电阻C31下端电压高于NPN型第二三极管Q2的集电极电压，第三十一电容C31放电，由于NPN型第六二极管D6的存在，电荷只能从第三十一电容C31下端的电荷经第四十四电阻R44、NPN型第二三极管Q2的发射极放电，直到第三十一电容C31放电到某个电压值达到导通条件，使得第一MOS管M1的栅极小于源极电压，第一MOS管M1延时导通；若上一时刻第一MOS管M1打开，则第三十一电容C31下端的电压为6V，当NPN型第三三极管Q3集极输入为低电平，NPN型第三三极管Q3关断，第十二电阻R42下端输出为12V，NPN型第一三极管Q1和NPN型第二三极管Q2的集极为12V，NPN型第一三极管Q1导通，NPN型第一三极管Q1、NPN型第二三极管Q2的发射极均为12V，NPN型第二三极管Q2的集极和发射极电压相等，NPN型第二三极管Q2关断，NPN型第一三极管Q1发射极电压比第三十二电容C32下端电压高，第三十二电容C32要充电，由于二极管的存在，充电电荷不经过第四十四电阻R44，直接从D6向第三十一电容C31充电，不存在延时，瞬时给第三十一电容C31充电，使第三十一电容C31下端电压瞬时达到某个电压值，第一MOS管M1的关断条件；第一MOS管M1实现了栅极低电压时延时导通，高电压是瞬时关断的功能。
CN201911175435.9A 2019-11-26 2019-11-26 一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路 Active CN110868049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911175435.9A CN110868049B (zh) 2019-11-26 2019-11-26 一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911175435.9A CN110868049B (zh) 2019-11-26 2019-11-26 一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路

Publications (2)

Publication Number Publication Date
CN110868049A CN110868049A (zh) 2020-03-06
CN110868049B true CN110868049B (zh) 2021-06-04

Family

ID=69655760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911175435.9A Active CN110868049B (zh) 2019-11-26 2019-11-26 一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路

Country Status (1)

Country Link
CN (1) CN110868049B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464158B (zh) * 2020-03-30 2023-07-18 中煤科工集团重庆研究院有限公司 Mos管脉冲驱动电路
CN116827209B (zh) * 2023-06-30 2024-03-12 江苏环成玖源节能科技有限公司 增强型驱动电路及其应用的伺服驱动器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746042B2 (en) * 2006-10-05 2010-06-29 Advanced Analogic Technologies, Inc. Low-noise DC/DC converter with controlled diode conduction
CN101674001B (zh) * 2008-09-08 2014-01-01 德昌电机(深圳)有限公司 带有死区控制的桥式驱动电路
CN102497145B (zh) * 2011-12-01 2014-04-02 北京交通大学 一种h桥驱动电路

Also Published As

Publication number Publication date
CN110868049A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
TWI392203B (zh) 具有縮短停滯時間之電源轉換驅動電路及系統
CN110868049B (zh) 一种带硬件保护的n-mos和p-mos永磁同步电机驱动电路
JPH04230117A (ja) ｄｖ／ｄｔ妨害排除能力を備えた回路とＭＯＳ回路のためのゲートドライバ
CN102027663A (zh) 降压开关稳压器
US10263607B1 (en) Pulse filtering circuit
US20050258890A1 (en) Switching control circuit with reduced dead time
CN111555595A (zh) 一种开启速率可控的GaN功率管栅驱动电路
CN108063435B (zh) 智能功率模块、空调器控制器及空调器
CN106160423B9 (zh) 用于低发射开关调节器的驱动器
US8994437B2 (en) Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device
WO2022187175A1 (en) Integrated bus interface fall and rise time accelerator method
CN103890682A (zh) 用于半导体电力开关的驱动器电路
CN103227625A (zh) 空载时间产生电路以及负载驱动装置
CN108736863A (zh) 一种输出驱动电路
CN108233690B (zh) 智能功率模块、空调器控制器及空调器
CN206379883U (zh) 数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直流电机控制系统
US20230412431A1 (en) Multi-channel digital isolator with integrated configurable pulse width modulation interlock protection
CN106953627B (zh) 功率器件的栅极驱动电路
US6982574B2 (en) Method of forming a transistor driver and structure therefor
JP2020195213A (ja) スイッチングトランジスタの駆動回路
CN109149913A (zh) Mos管驱动电路
US10637454B2 (en) Pulse-width modulation controller and tri-state voltage generation method
US7170321B2 (en) Gate drive circuit with negative offset
CN101577493B (zh) 电源电路
WO2017016274A9 (zh) 开关控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant