CN206379883U - 数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直流电机控制系统 - Google Patents

Abstract

本实用新型公开一种数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直流电机控制系统；数字电平转换电路包括：边沿脉冲产生模块，用于接收输入数字信号，在所述输入数字信号的上升沿输出第一脉冲信号，在所述输入数字信号的下降沿输出第二脉冲信号；第一电压生成单元，用于根据所述第一脉冲信号输出第一电压信号；第二电压生成单元，用于根据所述第二脉冲信号输出第二电压信号；输出控制模块，用于分别接收所述第一电压信号或所述第二电压信号并输出相应的输出数字信号。本实用新型功耗低、可靠性高，特别适用于高压的MOS和IGBT驱动电路。

Description

数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直 流电机控制系统

技术领域

本实用新型涉及高压驱动技术领域，尤其涉及一种可以应用于高压MOS或IGBT的预驱动的数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直流电机控制系统。

背景技术

数字电平转换电路通常将在低电压输入电源产生的数字信号转换为可从低输入电压偏移到快速改变的相对高的电压的数字信号。集成数字电平转换器通常由高电压MOS器件实现，用以将信号从低端转换到高端，或者从高端转换到低端。

参考图1，现有数字电平转换电路示意图。该电路用输入数字信号直接控制一组互补的下拉NMOS开关M1、M2，由电阻R1、R2上拉到输出高电平VOH。该电路优点是结构简单、转换速度快；缺点是无论输入高电平VIH还是输入低电平VIL(图1中为输入端GND)，始终有一个MOS开关打开，故始终有电流流过对应的上拉电阻，从而带来了额外的功耗。

在高压MOS或者IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)的驱动中，往往通过自举二极管和自举电容来获得控制高压管栅极的输出低电平VOH(图1中为输出端GND端口输出电压)和输出高电平VOH(图1中为输出端VOH端口输出电压)。由于输出高电平VOH电压是由自举电容的储能来供电，任何静态电流都会消耗自举电容上的能量，从而使得控制电源电压降低，所以高压的MOS和IGBT驱动电路对数字电平转换电路的功耗非常敏感。

实用新型内容

本实用新型的目的在于，针对现有技术中数字电平转换电路始终有电流流过对应的上拉电阻，从而带来了额外的功耗的技术问题，提供一种数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直流电机控制系统，实现电路功耗低、可靠性高。

为实现上述目的，本实用新型提供了一种数字电平转换电路，包括：边沿脉冲产生模块，用于接收输入数字信号，在所述输入数字信号的上升沿输出第一脉冲信号，在所述输入数字信号的下降沿输出第二脉冲信号；第一电压生成单元，用于根据所述第一脉冲信号输出第一电压信号；第二电压生成单元，用于根据所述第二脉冲信号输出第二电压信号；输出控制模块，用于分别接收所述第一电压信号或所述第二电压信号并输出相应的输出数字信号。

为实现上述目的，本实用新型还提供了用于无刷直流电机控制系统的半桥预驱动器，所述半桥预驱动器包括本实用新型所述的数字电平转换电路。

为实现上述目的，本实用新型还提供了一种用于无刷直流电机控制系统的半桥预驱动芯片，所述半桥预驱动芯片包括本实用新型所述的数字电平转换电路。

为实现上述目的，本实用新型还提供了一种无刷直流电机控制系统，包括微控制单元、无刷直流电机以及数量与所述无刷直流电机端子数相适配的半桥预驱动芯片，所有所述半桥预驱动芯片的VCC引脚电性连接所述系统的低压电源，所有所述半桥预驱动芯片的HIN 引脚电性连接所述微控制单元，所有所述半桥预驱动芯片的VB引脚通过一自举二极管电性连接所述系统的低压电源同时通过一自举电容电性连接相应半桥预驱动芯片的VS引脚，每一所述半桥预驱动芯片的HO引脚电性连接一半桥MOS上管的控制端，每一所述半桥预驱动芯片的VS引脚进一步电性连接相应半桥MOS上管的第二端以及所述无刷直流电机的一端子；所有所述半桥MOS上管的第一端电性连接所述系统的高压电源，每一所述半桥 MOS上管的第二端进一步电性连接一半桥MOS下管的第一端；所述半桥预驱动芯片包括本实用新型所述的数字电平转换电路；所述数字电平转换电路的边沿脉冲产生模块中用于接收输入数字信号的端口电性连接所述HIN引脚、用于接收输入高电平电压的端口电性连接所述VCC引脚、用于接收输入低电平电压的端口接地；所述数字电平转换电路中输出高电平电压的输出端口电性连接所述VB引脚；所述数字电平转换电路中输出低电平电压的输出端口电性连接所述VS引脚；所述数字电平转换电路中输出数字信号的输出端口电性连接一PMOS管的栅极以及一NMOS管的栅极；所述PMOS管与所述NMOS管共漏极，所述PMOS管的源极电性连接所述VB引脚，所述NMOS管的源极电性连接所述VS引脚。

本实用新型的优点在于：通过先将输入高/低电平电压信号转换成边沿脉冲信号，然后对边沿脉冲信号做电平转换并还原成输出高/低电平电压信号并输出。由于高压NMOS开关 M2和M1只在开关的边沿时刻有短暂的开启，所以消耗的电流大大减小，实现了低功耗的目的。该电路功耗低、可靠性高，特别适用于高压的MOS和IGBT驱动电路。

附图说明

图1，现有数字电平转换电路示意图；

图2，本实用新型所述的数字电平转换电路一实施例示意图；

图3为图2所述电路各个节点的工作波形示意图；

图4，本实用新型所述的无刷直流电机控制系统第一实施例的示意图；

图5，本实用新型所述的无刷直流电机控制系统第二实施例的示意图。

具体实施方式

下面结合附图对本实用新型提供的数字电平转换电路、半桥预驱动器、半桥预驱动芯片及无刷直流电机控制系统做详细说明。

参考图2-3，其中，图2为本实用新型所述的数字电平转换电路一实施例示意图；图3 为图2所述电路各个节点的工作波形示意图。数字电平转换电路包括：边沿脉冲产生模块21、第一电压生成单元22、第二电压生成单元23以及输出控制模块24。

边沿脉冲产生模块21，用于接收输入数字信号Input，在所述输入数字信号的上升沿输出第一脉冲信号set，在所述输入数字信号的下降沿输出第二脉冲信号reset。边沿脉冲产生模块21同时还接收输入高电平电压VIH以及输入低电平电压VIL。所述第一脉冲信号set 与所述第二脉冲信号reset的高/低电平电压均与所述输入数字信号Input的高/低电平电压相同。

第一电压生成单元22，用于根据所述第一脉冲信号set输出第一电压信号setB。

第二电压生成单元23，用于根据所述第二脉冲信号reset输出第二电压信号resetB。

具体的，在本实施例中，所述第一电压生成单元22包括第一MOS开关M1和第一上拉电阻R1。第一MOS开关M1，控制端用于接收所述第一脉冲信号set，第一端用于输出所述第一电压信号setB，第二端电性连接输入低电平电压VIL的输入端口；第一上拉电阻R1，一端电性连接所述第一MOS开关M1的第一端，另一端电性连接输出高电平电压VOH 的输出端口。其中，所述第一脉冲信号set的高电平电压大于所述第一MOS开关M1的导通阈值电压。所述第一电压生成单元22，根据所述第一脉冲信号set输出第一电压信号setB，以及进一步用于在所述第一MOS开关M1关断时将所述第一电压信号setB的电压上拉到输出高电平电压VOH并输出。在本实施例中，所述第一MOS开关M1为NMOS管，NMOS 管的栅极作为控制端、漏极作为第一端、源极作为第二端。

具体的，在本实施例中，所述第二电压生成单元23包括第二MOS开关M2和第二上拉电阻R2。所述第二MOS开关M2，控制端用于接收所述第二脉冲信号reset，第一端用于输出所述第二电压信号resetB，第二端电性连接所述输入低电平电压VIL的输入端口；所述第二上拉电阻R2，一端电性连接所述第二MOS开关M2的第一端，另一端电性连接所述输出高电平电压VOH的输出端口。其中，所述第二脉冲信号reset的高电平电压大于所述第二MOS开关M2的导通阈值电压。所述第二电压生成单元23，根据所述第二脉冲信号 reset输出第二电压信号resetB，以及进一步用于在所述第二MOS开关M2关断时将所述第二电压信号resetB的电压上拉到所述输出高电平电压VOH并输出。在本实施例中，所述第二MOS开关M2为NMOS管，NMOS管的栅极作为控制端、漏极作为第一端、源极作为第二端。

优选的，所述第一MOS开关M1和所述第二MOS开关M2不同时导通。M1只在输入信号的上升沿瞬间导通，M2只在输入信号的下降沿瞬间导通，其余时间M1和M2都处于关断状态。

输出控制模块24，用于分别接收所述第一电压信号setB或所述第二电压信号resetB并输出相应的输出数字信号Output。具体的，所述输出控制模块24根据所述第一电压信号setB 生成输出高电平电压VOH的输出数字信号Output并输出，或根据所述第二电压信号resetB 生成输出低电平电压VOL的输出数字信号Output并输出。

优选的，所述输出控制模块24包括滤波单元241和RS触发器242。所述滤波单元241，用于分别接收所述第一电压信号setB或所述第二电压信号resetB，并对接收到的信号进行滤波和反转，分别转换成所述RS触发器可识别的S信号或R信号；其中所述S信号和所述R信号的高/低电平电压均与所述输出数字信号Output的高/低电平电压相同。所述RS触发器242，用于分别根据接收的所述S信号或所述R信号输出相应的输出高/低电平电压的输出数字信号Output，其中所述S信号和所述R信号的高/低电平电压均与所述输出数字信号Output的高/低电平电压相同。具体的，根据所述S信号输出高电平电压VOH的输出数字信号Output，或根据所述R信号输出低电平电压VOL的输出数字信号Output。

优选的，在本实施例中，所述第一电压生成单元22、第二电压生成单元23进一步分别包括电压箝位模块，用于在所述第一MOS开关M1导通时将所述第一电压信号setB的电压箝位到箝位电压VOH-Vz(Vz为箝位管的箝压)，以及在所述第二MOS开关M2导通时将所述第二电压信号resetB的电压箝位到箝位电压VOH-Vz。

具体的，所述第一电压生成单元22的电压箝位模块包括第一箝位管Z1，所述第二电压生成单元23的电压箝位模块包括第二箝位管Z2。所述第一箝位管Z1，正极电性连接所述第一MOS开关M1的第一端(NMOS管的漏极D)，负极电性连接所述输出高电平电压VOH 的输出端口；所述第二箝位管Z2，正极电性连接所述第二MOS开关M2的第一端(NMOS 管的漏极D)，负极电性连接所述输出高电平电压VOH的输出端口。

以下结合附图2-3对本实用新型所述的数字电平转换电路的工作原理做说明：

1)输入数字信号Input输入到边沿脉冲产生模块21，在输入数字信号的上升沿输出第一脉冲信号set，在输入数字信号的下降沿输出第二脉冲信号reset。输入数字信号的高电平电压为VIH，低电平电压为VIL；脉冲信号set和reset的高电平电压VIH与低电平电压VIL，均与输入数字信号Input的高/低电平电压相同，脉冲信号脉冲宽度为Tp。

2)脉冲信号reset和set信号分别输入到高压NMOS开关M2和M1的栅极，脉冲信号reset和set信号的脉冲的高电平电压VIH大于高压NMOS开关M2和M1的导通阈值电压，以打开NMOS开关。当第一脉冲信号set为低电平时，M1关断，其D端(漏极)输出的第一电压信号setB的电压被第一上拉电阻R1上拉到输出高电平电压VOH；当set高电平脉冲到来时，M1开启，其D端输出的setB的电压被第一箝位管Z1下拉到箝位电压VOH-Vz1 (Vz1为箝位管Z1的箝压)。同样的，当第二脉冲信号reset为低电平时，M2关断，其D 端输出的第二电压信号resetB的电压被第二上拉电阻R2上拉到VOH；当reset高电平脉冲到来时，M2开启，其D端输出的resetB的电压被第二箝位管Z2下拉到箝位电压VOH-Vz2 (Vz2为箝位管Z2的箝压，可以与Vz1相同)。一般箝位电压VOH-Vz比输出低电平电压 VOL高，以保证后续电路的耐压。

3)电压信号resetB和setB输入到滤波模块241。滤波模块241对输入信号做适当的滤波和反转，转换成RS触发器242能够识别的R信号和S信号。R信号和S信号的高电平电压为VOH、低电平电压为VOL；滤波宽度为Tp-Tf，以保证有效信号被保留，其中Tf 为系统延时。

4)R信号和S信号分别输入到RS触发器242的R端和S端，根据RS触发器的特性，在S信号的高电平脉冲到来时，生成输出高电平电压VOH的输出数字信号Output并输出；在R信号的高电平脉冲到来时，生成输出低电平电压VOL的输出数字信号Output并输出。

本实用新型提供的数字电平转换电路也适用于浮动高压数字电平转换，通过先将输入高/低电平电压信号转换成边沿脉冲信号，然后对边沿脉冲信号做电平转换并还原成输出高/ 低电平电压信号并输出。由于高压NMOS开关M2和M1只在开关的边沿时刻有短暂的开启，所以消耗的电流大大减小，实现了低功耗的目的。该电路功耗低、可靠性高，特别适用于高压的MOS和IGBT驱动电路。

本实用新型还提供了一种半桥预驱动器，适用于无刷直流电机控制系统。半桥预驱动器内设有本实用新型所述的数字电平转换电路。

本实用新型还提供了一种半桥预驱动芯片，适用于无刷直流电机控制系统。半桥预驱动芯片内设有本实用新型所述的数字电平转换电路。

本实用新型还提供了一种无刷直流电机控制系统，包括微控制单元、无刷直流电机以及数量与所述无刷直流电机端子数相适配的半桥预驱动芯片，所有所述半桥预驱动芯片的 VCC引脚电性连接所述系统的低压电源，所有所述半桥预驱动芯片的HIN引脚电性连接所述微控制单元，所有所述半桥预驱动芯片的VB引脚通过一自举二极管电性连接所述系统的低压电源同时通过一自举电容电性连接相应半桥预驱动芯片的VS引脚，每一所述半桥预驱动芯片的HO引脚电性连接一半桥MOS上管的控制端，每一所述半桥预驱动芯片的VS 引脚进一步电性连接相应半桥MOS上管的第二端以及所述无刷直流电机的一端子；所有所述半桥MOS上管的第一端电性连接所述系统的高压电源，每一所述半桥MOS上管的第二端进一步电性连接一半桥MOS下管的第一端；所述半桥预驱动芯片内设有本实用新型所述的数字电平转换电路。

其中，所述数字电平转换电路的边沿脉冲产生模块21中用于接收输入数字信号Input 的端口电性连接半桥预驱动芯片的所述HIN引脚、用于接收输入高电平电压VIH的端口电性连接半桥预驱动芯片的所述VCC引脚、用于接收输入低电平电压VIL的端口接地；所述数字电平转换电路中输出高电平电压VOH的输出端口电性连接半桥预驱动芯片的所述VB引脚；所述数字电平转换电路中输出低电平电压VOL的输出端口电性连接半桥预驱动芯片的所述VS引脚；所述数字电平转换电路中输出数字信号Output的输出端口电性连接一PMOS管P1的栅极以及一NMOS管N1的栅极；所述PMOS管P1与所述NMOS管N1共漏极，所述PMOS管P1的源极电性连接半桥预驱动芯片的所述VB引脚，所述NMOS管 N1的源极电性连接半桥预驱动芯片的所述VS引脚。

本实用新型所述的数字电平转换电路是半桥预驱动芯片中的一部分，该芯片还包含半桥MOS下管的驱动模块、输入逻辑控制等电路，半桥MOS下管的第二端电性连接相应半桥预驱动芯片的COM引脚，半桥MOS下管的控制端电性连接相应半桥预驱动芯片的LO 引脚；半桥MOS下管的驱动模块、输入逻辑控制等电路采用本领域现有公知技术，此处不再赘述。

其中，半桥MOS上/下管可以均采用NMOS管，NMOS管的栅极作为控制端、漏极作为第一端、源极作为第二端。

参考图4，本实用新型所述的无刷直流电机控制系统第一实施例的示意图。在本实施例中，无刷直流电机控制系统中的无刷直流电机采用三相无刷直流电机49，其三个端子U/V/W 分别连接各自的半桥预驱动芯片42的输出节点，即半桥预驱动芯片的VS引脚与半桥MOS 上管MH、半桥MOS下管ML的公共节点。也即，在本系统中，设有3套半桥预驱动芯片 +半桥MOS上/下管(图中仅示意出U相端子的电路连接方式，V相和W相端子的结构与 U相端子完全一致，原理相同)。半桥预驱动芯片42还包含半桥MOS下管的驱动模块、输入逻辑控制等电路，其采用本领域现有公知技术，此处不再赘述。

以U相为例，系统中的半桥MOS上管MH与半桥MOS下管ML均采用NOMS管。 MH的栅极接半桥预驱动芯片的HO引脚，MH的漏极接系统的高压电源(300V)，MH的源极接ML的漏极、半桥预驱动芯片的VS引脚以及三相无刷直流电机的U相端子；ML的栅极接半桥预驱动芯片的LO引脚，ML的漏极接MH的源极、半桥预驱动芯片的VS引脚以及三相无刷直流电机的U相端子，ML的源极接半桥预驱动芯片的COM引脚。微控制单元41的控制上管输入数字信号端口接半桥预驱动芯片的HIN引脚，微控制单元41的控制下管输入数字信号端口接半桥预驱动芯片的LIN引脚。

图4所示系统中三相无刷直流电机的U相端子的工作原理是：当半桥MOS上管MH打开、半桥MOS下管ML关闭时，输出高电压(如300V)；当半桥MOS上管MH关闭，半桥MOS下管ML打开时，输出低电压0V。为了打开半桥MOS上管MH，需要MH的栅极电压(HO引脚输出电压)大于MH的导通阈值电压(300V)，故需要HO引脚输出比300V 更高一些的电压(如315V)。利用自举二极管D1和自举电容C1，当低压电源VCC＝15V 供电时，则在VB引脚可以得到自举电压VS+VCC。通过采用本实用新型所述的数字电平转换电路，VB和VS作为高电平电压VOH和低电平电压VOL输出端口，则HO引脚可以高效的输出高电平＝315V的MOS管栅极控制电压。从而完成从微控制单元41的低电压信号到无刷直流电机49的浮动高压驱动信号的转换。V相和W相端子的结构完全一致，原理相同。

参考图5，本实用新型所述的无刷直流电机控制系统第二实施例的示意图。与图4所示实施例的不同之处在于，在本实施例中，无刷直流电机控制系统中的无刷直流电机采用单相无刷直流电机59，其两个端子分别连接各自的高压半桥驱动的输出节点，即半桥预驱动芯片的VS引脚与半桥MOS上管MH、半桥MOS下管ML的公共节点。也即，在本系统中，设有2套半桥预驱动芯片+半桥MOS上/下管(图中仅示意出一端子的电路连接方式，另一端子的结构与所示端子完全一致，原理相同)。半桥预驱动芯片52与图4所示半桥预驱动芯片42结构相同；微控制单元51与图4所示微控制单元41的控制上/下管输入数字信号端口的连接方式相同。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (14)

1.一种数字电平转换电路，其特征在于，包括：

边沿脉冲产生模块，用于接收输入数字信号，在所述输入数字信号的上升沿输出第一脉冲信号，在所述输入数字信号的下降沿输出第二脉冲信号；

第一电压生成单元，用于根据所述第一脉冲信号输出第一电压信号；

第二电压生成单元，用于根据所述第二脉冲信号输出第二电压信号；

输出控制模块，用于分别接收所述第一电压信号或所述第二电压信号并输出相应的输出数字信号。

2.根据权利要求1所述的电路，其特征在于，所述第一脉冲信号与所述第二脉冲信号的高/低电平电压均与所述输入数字信号的高/低电平电压相同。

3.根据权利要求1所述的电路，其特征在于，所述输出控制模块根据所述第一电压信号生成输出高电平电压的输出数字信号并输出，或根据所述第二电压信号生成输出低电平电压的输出数字信号并输出。

4.根据权利要求1所述的电路，其特征在于，所述第一电压生成单元包括第一MOS开关和第一上拉电阻；所述第一MOS开关，控制端用于接收所述第一脉冲信号，第一端用于输出所述第一电压信号，第二端电性连接输入低电平电压的输入端口；所述第一上拉电阻，一端电性连接所述第一MOS开关的第一端，另一端电性连接输出高电平电压的输出端口；

所述第二电压生成单元包括第二MOS开关和第二上拉电阻；所述第二MOS开关，控制端用于接收所述第二脉冲信号，第一端用于输出所述第二电压信号，第二端电性连接所述输入低电平电压的输入端口；所述第二上拉电阻，一端电性连接所述第二MOS开关的第一端，另一端电性连接所述输出高电平电压的输出端口。

5.根据权利要求4所述的电路，其特征在于，所述第一电压生成单元，进一步用于在所述第一MOS开关关断时将所述第一电压信号的电压上拉到输出高电平电压并输出；所述第二电压生成单元，进一步用于在所述第二MOS开关关断时将所述第二电压信号的电压上拉到所述输出高电平电压并输出。

6.根据权利要求5所述的电路，其特征在于，所述第一MOS开关和所述第二MOS开关不同时导通。

7.根据权利要求4所述的电路，其特征在于，所述第一脉冲信号的高电平电压大于所述第一MOS开关的导通阈值电压；所述第二脉冲信号的高电平电压大于所述第二MOS开关的导通阈值电压。

8.根据权利要求4所述的电路，其特征在于，所述第一MOS开关与所述第二MOS开关均为NMOS管，NMOS管的栅极作为控制端、漏极作为第一端、源极作为第二端。

9.根据权利要求1所述的电路，其特征在于，所述输出控制模块包括滤波单元和RS触发器；

所述滤波单元，用于分别接收所述第一电压信号或所述第二电压信号，并对接收到的信号进行滤波和反转，分别转换成所述RS触发器可识别的S信号或R信号；

所述RS触发器，用于分别根据接收的所述S信号或所述R信号输出相应的输出高/低电平电压的输出数字信号，其中所述S信号和所述R信号的高/低电平电压均与所述输出数字信号的高/低电平电压相同。

10.根据权利要求4所述的电路，其特征在于，所述第一电压生成单元、第二电压生成单元进一步分别包括电压箝位模块，用于在所述第一MOS开关导通时将所述第一电压信号的电压箝位到箝位电压，以及在所述第二MOS开关导通时将所述第二电压信号的电压箝位到箝位电压。

11.根据权利要求10所述的电路，其特征在于，所述第一电压生成单元的电压箝位模块包括第一箝位管，所述第二电压生成单元的电压箝位模块包括第二箝位管；

所述第一箝位管，正极电性连接所述第一MOS开关的第一端，负极电性连接所述输出高电平电压的输出端口；

所述第二箝位管，正极电性连接所述第二MOS开关的第一端，负极电性连接所述输出高电平电压的输出端口。

12.一种用于无刷直流电机控制系统的半桥预驱动器，其特征在于，所述半桥预驱动器包括权利要求1-11任意一项所述的数字电平转换电路。

13.一种用于无刷直流电机控制系统的半桥预驱动芯片，其特征在于，所述半桥预驱动芯片包括权利要求1-11任意一项所述的数字电平转换电路。

14.一种无刷直流电机控制系统，包括微控制单元、无刷直流电机以及数量与所述无刷直流电机端子数相适配的半桥预驱动芯片，所有所述半桥预驱动芯片的VCC引脚电性连接所述系统的低压电源，所有所述半桥预驱动芯片的HIN引脚电性连接所述微控制单元，所有所述半桥预驱动芯片的VB引脚通过一自举二极管电性连接所述系统的低压电源同时通过一自举电容电性连接相应半桥预驱动芯片的VS引脚，每一所述半桥预驱动芯片的HO引脚电性连接一半桥MOS上管的控制端，每一所述半桥预驱动芯片的VS引脚进一步电性连接相应半桥MOS上管的第二端以及所述无刷直流电机的一端子；所有所述半桥MOS上管的第一端电性连接所述系统的高压电源，每一所述半桥MOS上管的第二端进一步电性连接一半桥MOS下管的第一端；其特征在于，

所述半桥预驱动芯片包括权利要求1-11任意一项所述的数字电平转换电路；

所述数字电平转换电路的边沿脉冲产生模块中用于接收输入数字信号的端口电性连接所述HIN引脚、用于接收输入高电平电压的端口电性连接所述VCC引脚、用于接收输入低电平电压的端口接地；

所述数字电平转换电路中输出高电平电压的输出端口电性连接所述VB引脚；

所述数字电平转换电路中输出低电平电压的输出端口电性连接所述VS引脚；

所述数字电平转换电路中输出数字信号的输出端口电性连接一PMOS管的栅极以及一NMOS管的栅极；

所述PMOS管与所述NMOS管共漏极，所述PMOS管的源极电性连接所述VB引脚，所述NMOS管的源极电性连接所述VS引脚。