JPH0535303A - リニアソレノイドドライバ - Google Patents
リニアソレノイドドライバInfo
- Publication number
- JPH0535303A JPH0535303A JP18628791A JP18628791A JPH0535303A JP H0535303 A JPH0535303 A JP H0535303A JP 18628791 A JP18628791 A JP 18628791A JP 18628791 A JP18628791 A JP 18628791A JP H0535303 A JPH0535303 A JP H0535303A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- linear solenoid
- microcomputer
- solenoid driver
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【構成】 マイコン１１からのデータによりリニアソレ
ノイド１５を制御するリニアソレノイドドライバ１９に
おいて、カウンタ１２及びカウンタ１３を備え、それぞ
れのカウンタ１２、１３にクロック１４が接続され、マ
イコン１１からのカウント開始位置データがカウンタ１
２にインプットされる一方、カウンタ１３によりリニア
ソレノイド駆動周波数が生成されると共にロード信号が
生成され、該ロード１８がカウンタ１２に送られてカウ
ンタ１２は初期化され、カウンタ１２からはキャリー信
号が出力されるように構成されているリニアソレノイド
ドライバ１９。 【効果】 カウンタ１２、１３を使用することにより、
コストの低減を図ることができ、応答性及び精度の向上
を図ることができる。
ノイド１５を制御するリニアソレノイドドライバ１９に
おいて、カウンタ１２及びカウンタ１３を備え、それぞ
れのカウンタ１２、１３にクロック１４が接続され、マ
イコン１１からのカウント開始位置データがカウンタ１
２にインプットされる一方、カウンタ１３によりリニア
ソレノイド駆動周波数が生成されると共にロード信号が
生成され、該ロード１８がカウンタ１２に送られてカウ
ンタ１２は初期化され、カウンタ１２からはキャリー信
号が出力されるように構成されているリニアソレノイド
ドライバ１９。 【効果】 カウンタ１２、１３を使用することにより、
コストの低減を図ることができ、応答性及び精度の向上
を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明はリニアソレノイドドライ
バ、より詳細にはマイクロコンピュータからのデータに
よりリニアソレノイドを制御するリニアソレノイドドラ
イバに関する。
バ、より詳細にはマイクロコンピュータからのデータに
よりリニアソレノイドを制御するリニアソレノイドドラ
イバに関する。
【０００２】
【従来の技術】リニアソレノイドドライバは一般に、そ
の負荷に流す電流量によって出力をリニアに制御するも
のである。またこの電流量はデューティ制御によるスイ
ッチング動作によって調節される。
の負荷に流す電流量によって出力をリニアに制御するも
のである。またこの電流量はデューティ制御によるスイ
ッチング動作によって調節される。
【０００３】従来のリニアソレノイドドライバにおける
概略ブロック図を図５に示す。図５に示したように、リ
ニアソレノイドドライバ４９はコンパレータ４３とコン
パレータ４３にそれぞれ接続された三角波生成回路４４
とＤ／Ａ変換器４２とを備えており、Ｄ／Ａ変換器４２
にはマイコン４１が接続され、三角波生成回路４４には
クロックが接続されている。コンパレータ４３の入力端
子の＋側にＤ／Ａ変換器４２が接続され、また−側に三
角波生成回路４４が接続されている。さらにリニアソレ
ノイドドライバ４９の出力側はリニアソレノイド４５に
接続されている。
概略ブロック図を図５に示す。図５に示したように、リ
ニアソレノイドドライバ４９はコンパレータ４３とコン
パレータ４３にそれぞれ接続された三角波生成回路４４
とＤ／Ａ変換器４２とを備えており、Ｄ／Ａ変換器４２
にはマイコン４１が接続され、三角波生成回路４４には
クロックが接続されている。コンパレータ４３の入力端
子の＋側にＤ／Ａ変換器４２が接続され、また−側に三
角波生成回路４４が接続されている。さらにリニアソレ
ノイドドライバ４９の出力側はリニアソレノイド４５に
接続されている。
【０００４】上記の如く構成されたリニアソレノイドド
ライバ４９においては、マイコン４１より送られたデー
タがＤ／Ａ変換器４２によりデジタル・アナログ変換さ
れ、その値と三角波生成回路４４で形成された三角波が
コンパレ−タ４３により比較されてリニアソレノイド４
５をデューティ制御により駆動する。
ライバ４９においては、マイコン４１より送られたデー
タがＤ／Ａ変換器４２によりデジタル・アナログ変換さ
れ、その値と三角波生成回路４４で形成された三角波が
コンパレ−タ４３により比較されてリニアソレノイド４
５をデューティ制御により駆動する。
【０００５】
【発明が解決しようとする課題】しかしながら上記した
リニアソレノイドドライバ４９は、コンデンサ、抵抗か
らなる積分回路を三角波生成回路４４として利用してお
り、前記コンデンサは温度によって容量が変わり、また
リーク電流等もあるため正確な三角波は出来にくい。こ
のため応答性及び精度が悪くなるという課題があった。
リニアソレノイドドライバ４９は、コンデンサ、抵抗か
らなる積分回路を三角波生成回路４４として利用してお
り、前記コンデンサは温度によって容量が変わり、また
リーク電流等もあるため正確な三角波は出来にくい。こ
のため応答性及び精度が悪くなるという課題があった。
【０００６】またＤ／Ａ変換器４２及び三角波生成回路
４４は高価なため、このリニアソレノイドドライバ４９
は全体としてコストが高くつくという課題もあった。
４４は高価なため、このリニアソレノイドドライバ４９
は全体としてコストが高くつくという課題もあった。
【０００７】本発明はこのような課題に鑑み発明された
ものであって、応答性及び精度が良好で、コストの低減
を図ることのできるリニアソレノイドドライバを提供す
ることを目的としている。
ものであって、応答性及び精度が良好で、コストの低減
を図ることのできるリニアソレノイドドライバを提供す
ることを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るリニアソレノイドドライバは、マイクロ
コンピュータからのデータによりリニアソレノイドを制
御するリニアソレノイドドライバにおいて、カウンタＡ
及びカウンタＢを備え、これらカウンタＡ及びカウンタ
Ｂにクロックが接続され、前記マイクロコンピュータか
らのカウント開始位置データが前記カウンタＡにインプ
ットされる一方、前記カウンタＢによりリニアソレノイ
ド駆動周波数が生成されると共にロード信号が生成さ
れ、該ロード信号が前記カウンタＡに送られて該カウン
タＡは初期化され、該カウンタＡからはキャリー信号が
出力されるように構成されていることを特徴とし、また
マイクロコンピュータからのデータによりリニアソレノ
イドを制御するリニアソレノイドドライバにおいて、カ
ウンタＡ及びカウンタＢを備え、前記カウンタＡには前
記マイクロコンピュータからの可変クロックが入力され
る一方、前記カウンタＢには固定クロックが入力され、
前記カウンタＢのオーバーフローごとに該カウンタＢか
らはロード信号が前記カウンタＡに送られて前記ロード
信号により前記カウンタＡは初期化され、カウンタＡの
周期とカウンタＢの周期との比により前記リニアソレノ
イドがデューティ制御されるように構成されていること
を特徴としている。
に本発明に係るリニアソレノイドドライバは、マイクロ
コンピュータからのデータによりリニアソレノイドを制
御するリニアソレノイドドライバにおいて、カウンタＡ
及びカウンタＢを備え、これらカウンタＡ及びカウンタ
Ｂにクロックが接続され、前記マイクロコンピュータか
らのカウント開始位置データが前記カウンタＡにインプ
ットされる一方、前記カウンタＢによりリニアソレノイ
ド駆動周波数が生成されると共にロード信号が生成さ
れ、該ロード信号が前記カウンタＡに送られて該カウン
タＡは初期化され、該カウンタＡからはキャリー信号が
出力されるように構成されていることを特徴とし、また
マイクロコンピュータからのデータによりリニアソレノ
イドを制御するリニアソレノイドドライバにおいて、カ
ウンタＡ及びカウンタＢを備え、前記カウンタＡには前
記マイクロコンピュータからの可変クロックが入力され
る一方、前記カウンタＢには固定クロックが入力され、
前記カウンタＢのオーバーフローごとに該カウンタＢか
らはロード信号が前記カウンタＡに送られて前記ロード
信号により前記カウンタＡは初期化され、カウンタＡの
周期とカウンタＢの周期との比により前記リニアソレノ
イドがデューティ制御されるように構成されていること
を特徴としている。
【０００９】
【作用】上記した構成によれば、マイクロコンピュータ
からのデータによりリニアソレノイドを制御するリニア
ソレノイドドライバにおいて、カウンタＡ及びカウンタ
Ｂを備え、これらカウンタＡ及びカウンタＢにクロック
が接続され、前記マイクロコンピュータからのカウント
開始位置データが前記カウンタＡにインプットされる一
方、前記カウンタＢによりリニアソレノイド駆動周波数
が生成されると共にロード信号が生成され、該ロード信
号が前記カウンタＡに送られて該カウンタＡは初期化さ
れ、該カウンタＡからはキャリー信号が出力されるよう
に構成されているので、高価なＤ／Ａ変換器やコンパレ
ータを用いていない分コストの低減が図られる。また従
来のように三角波生成回路として容量と抵抗からなる積
分回路を用いていないので、温度変化の影響を受けるこ
とがなく、精度が良くなるとともに応答性も改善され
る。またマイクロコンピュータからのデータによりリニ
アソレノイドを制御するリニアソレノイドドライバにお
いて、カウンタＡ及びカウンタＢを備え、前記カウンタ
Ａには前記マイクロコンピュータからの可変クロックが
入力される一方、前記カウンタＢには固定クロックが入
力され、前記カウンタＢのオーバーフローごとに該カウ
ンタＢからはロード信号が前記カウンタＡに送られて前
記ロード信号により前記カウンタＡは初期化され、カウ
ンタＡの周期とカウンタＢの周期との比により前記リニ
アソレノイドがデューティ制御されるように構成されて
いる場合には、上記した作用のほかにマイクロコンピュ
ータのデューティ制御が簡単になりマイコン機能の節約
が達成される。
からのデータによりリニアソレノイドを制御するリニア
ソレノイドドライバにおいて、カウンタＡ及びカウンタ
Ｂを備え、これらカウンタＡ及びカウンタＢにクロック
が接続され、前記マイクロコンピュータからのカウント
開始位置データが前記カウンタＡにインプットされる一
方、前記カウンタＢによりリニアソレノイド駆動周波数
が生成されると共にロード信号が生成され、該ロード信
号が前記カウンタＡに送られて該カウンタＡは初期化さ
れ、該カウンタＡからはキャリー信号が出力されるよう
に構成されているので、高価なＤ／Ａ変換器やコンパレ
ータを用いていない分コストの低減が図られる。また従
来のように三角波生成回路として容量と抵抗からなる積
分回路を用いていないので、温度変化の影響を受けるこ
とがなく、精度が良くなるとともに応答性も改善され
る。またマイクロコンピュータからのデータによりリニ
アソレノイドを制御するリニアソレノイドドライバにお
いて、カウンタＡ及びカウンタＢを備え、前記カウンタ
Ａには前記マイクロコンピュータからの可変クロックが
入力される一方、前記カウンタＢには固定クロックが入
力され、前記カウンタＢのオーバーフローごとに該カウ
ンタＢからはロード信号が前記カウンタＡに送られて前
記ロード信号により前記カウンタＡは初期化され、カウ
ンタＡの周期とカウンタＢの周期との比により前記リニ
アソレノイドがデューティ制御されるように構成されて
いる場合には、上記した作用のほかにマイクロコンピュ
ータのデューティ制御が簡単になりマイコン機能の節約
が達成される。
【００１０】
【実施例】以下、本発明に係るリニアソレノイドドライ
バの実施例を図面に基づいて説明する。図１は本実施例
に係るリニアソレノイドドライバの周辺を概略的に示し
たブロック回路図であり、図中１９はリニアソレノイド
ドライバを示しており、リニアソレノイドドライバ１９
はカウンタ１２、カウンタ１３を備えている。この場合
カウンタ１２、１３は例えば４ビットに設定されてい
る。カウンタ１２及びカウンタ１３にはクロック１４が
接続されており、さらにカウンタ１２の入力側にはマイ
コン１１が接続されており、出力側はキャリー信号線１
７を介してリニアソレノイド１５に接続されている。キ
ャリー信号線１７には途中イネイブル１６が接続されて
おり、イネイブル１６の一端はカウンタ１２に接続され
ている。またカウンタ１３はロード信号線１８を介して
カウンタ１２に接続されている。
バの実施例を図面に基づいて説明する。図１は本実施例
に係るリニアソレノイドドライバの周辺を概略的に示し
たブロック回路図であり、図中１９はリニアソレノイド
ドライバを示しており、リニアソレノイドドライバ１９
はカウンタ１２、カウンタ１３を備えている。この場合
カウンタ１２、１３は例えば４ビットに設定されてい
る。カウンタ１２及びカウンタ１３にはクロック１４が
接続されており、さらにカウンタ１２の入力側にはマイ
コン１１が接続されており、出力側はキャリー信号線１
７を介してリニアソレノイド１５に接続されている。キ
ャリー信号線１７には途中イネイブル１６が接続されて
おり、イネイブル１６の一端はカウンタ１２に接続され
ている。またカウンタ１３はロード信号線１８を介して
カウンタ１２に接続されている。
【００１１】上記の如く構成されたリニアソレノイドド
ライバ１９において、カウウンタ１２、１３はクロック
１４に従ってカウントアップされ、マイコン１１よりカ
ウンタ１２にパラレルデータがインプットされ、カウン
タ１２からキャリー信号線１７に介してリニアソレノイ
ド１５にキャリー信号が送られる。カウンタ１３は、ゼ
ロからオーバーフローに至るまでカウントアップし、オ
ーバーフローするとロード信号線１８を介してロード信
号をカウンタ１２に送り、カウンタ１２をプリセットす
る。また、イネイブル１６はカウンタ１２がオーバーフ
ローした場合に働きカウンタ１２のカウントを禁止して
保持する。
ライバ１９において、カウウンタ１２、１３はクロック
１４に従ってカウントアップされ、マイコン１１よりカ
ウンタ１２にパラレルデータがインプットされ、カウン
タ１２からキャリー信号線１７に介してリニアソレノイ
ド１５にキャリー信号が送られる。カウンタ１３は、ゼ
ロからオーバーフローに至るまでカウントアップし、オ
ーバーフローするとロード信号線１８を介してロード信
号をカウンタ１２に送り、カウンタ１２をプリセットす
る。また、イネイブル１６はカウンタ１２がオーバーフ
ローした場合に働きカウンタ１２のカウントを禁止して
保持する。
【００１２】図２はリニアソレノイドドライバ１９のデ
ューティ制御を説明するための波形図である。カウンタ
１２、１３にはクロック１４から常にクロック信号が送
られている。マイコン１１よりカウンタ１２にはカウン
タ１２のカウント開始位置を決定するためのパラレルデ
ータがインプットされ、その位置からクロック１４に従
ってカウンタ１２はカウントを開始する。カウンタ１３
は常にゼロからカウントを始め、オーバーフローするま
でカウントを続ける。この場合、リニアソレノイド１５
の特性に応じてクロック周波数を可変にして調整するこ
とができる。ここでリニアソレノイド１５の駆動周波数
は、キャリー信号の周波数と一致しており、リニアソレ
ノイド駆動周波数＝クロック周波数÷１６の関係が成立
する。本実施例の場合４ビットを例にあげており、４ビ
ットで１００％を制御すると、１００÷１６＝６．２５
％となり、６．２５％の幅でデューティ制御することが
できる。またカウンタ１３はオーバーフローしたところ
でロード信号線１８を介してロード信号を送り、このロ
ード信号によりカウンタ１２はプリセットされ、またカ
ウンタ１２はマイコン１１からのデータによりカウント
開始位置を決定する。カウンタ１２はマイコン１１から
のデータによりカウント開始位置が決定されると、その
位置から図２に示したように階段状にカウントアップし
てゆき、カウントが￥Ｆ（１５）に達するとオーバーフ
ローしてイネイブル１６の働きによりその状態に保持さ
れる。そしてカウンタ１３よりロード信号が送られてく
るとプリセットされ、またマイコン１１からのデータに
基づいてカウント開始位置が新たに決定され、その位置
からカウントを開始する。キャリー信号はカウンタ１２
がカウントアップしている間はハイになっており、オー
バーフローして保持されている間はローとなっており、
このハイとロートの比によりリニアソレノイド１５はデ
ューティ制御される。またより高精度な制御が必要な場
合はビット数を増やすことができる。例えば８ビットに
すると１００÷２５６＝０．３９となり、０．３９％き
ざみの制御が可能となる。
ューティ制御を説明するための波形図である。カウンタ
１２、１３にはクロック１４から常にクロック信号が送
られている。マイコン１１よりカウンタ１２にはカウン
タ１２のカウント開始位置を決定するためのパラレルデ
ータがインプットされ、その位置からクロック１４に従
ってカウンタ１２はカウントを開始する。カウンタ１３
は常にゼロからカウントを始め、オーバーフローするま
でカウントを続ける。この場合、リニアソレノイド１５
の特性に応じてクロック周波数を可変にして調整するこ
とができる。ここでリニアソレノイド１５の駆動周波数
は、キャリー信号の周波数と一致しており、リニアソレ
ノイド駆動周波数＝クロック周波数÷１６の関係が成立
する。本実施例の場合４ビットを例にあげており、４ビ
ットで１００％を制御すると、１００÷１６＝６．２５
％となり、６．２５％の幅でデューティ制御することが
できる。またカウンタ１３はオーバーフローしたところ
でロード信号線１８を介してロード信号を送り、このロ
ード信号によりカウンタ１２はプリセットされ、またカ
ウンタ１２はマイコン１１からのデータによりカウント
開始位置を決定する。カウンタ１２はマイコン１１から
のデータによりカウント開始位置が決定されると、その
位置から図２に示したように階段状にカウントアップし
てゆき、カウントが￥Ｆ（１５）に達するとオーバーフ
ローしてイネイブル１６の働きによりその状態に保持さ
れる。そしてカウンタ１３よりロード信号が送られてく
るとプリセットされ、またマイコン１１からのデータに
基づいてカウント開始位置が新たに決定され、その位置
からカウントを開始する。キャリー信号はカウンタ１２
がカウントアップしている間はハイになっており、オー
バーフローして保持されている間はローとなっており、
このハイとロートの比によりリニアソレノイド１５はデ
ューティ制御される。またより高精度な制御が必要な場
合はビット数を増やすことができる。例えば８ビットに
すると１００÷２５６＝０．３９となり、０．３９％き
ざみの制御が可能となる。
【００１３】このように本実施例に係るリニアソレノイ
ドドライバ１９にあっては、高価なＤ／Ａ変換器４２や
コンパレータ４３を用いておらず、安価なカウンタ１
２、１３をその構成要素としているためコストダウンを
図ることができる。またカウンタ１２、１３によるデュ
ーティ制御のため、従来のもののように温度変化の影響
を受ける事はなく、常に制度良く、しかも応答性良くリ
ニアソレノイド１５をデューティ制御することができ
る。
ドドライバ１９にあっては、高価なＤ／Ａ変換器４２や
コンパレータ４３を用いておらず、安価なカウンタ１
２、１３をその構成要素としているためコストダウンを
図ることができる。またカウンタ１２、１３によるデュ
ーティ制御のため、従来のもののように温度変化の影響
を受ける事はなく、常に制度良く、しかも応答性良くリ
ニアソレノイド１５をデューティ制御することができ
る。
【００１４】図３は本発明に係るリニアソレノイドドラ
イバの別の実施例を示すブロック回路図であり、カウン
タ２２に与えるクロックの周波数を変え、オーバーフロ
ーする時期も変えることにより、デューティ制御を変え
る回路である。つまり、マイコン２１から周波数の違う
クロックを与えカウンタ２２ののカウントアップスピー
ドを変えてやる。
イバの別の実施例を示すブロック回路図であり、カウン
タ２２に与えるクロックの周波数を変え、オーバーフロ
ーする時期も変えることにより、デューティ制御を変え
る回路である。つまり、マイコン２１から周波数の違う
クロックを与えカウンタ２２ののカウントアップスピー
ドを変えてやる。
【００１５】図中２９はリニアソレノイドドライバを示
しており、リニアソレノイドドライバ２９はカウンタ２
２、カウンタ２３を備えている。カウンタ２２、カウン
タ２３はそれぞれダウンアップ端子３０を備えており、
カウンタ２３には固定クロック５４が接続されている。
またカウンタ２３にはリップルクロック端子５３を備え
ており、このリップルクロック端子５３はカウンタ２２
に形成されているロード端子２８に接続されている。さ
らにカウンタ２２は電流検出器５２がロジック回路５１
を介して接続されており、カウンタ２２はキャリー信号
線２７を介してリニアソレノイド２５に接続されてい
る。このキャリー信号２７線の途中にイネイブル２６が
接続されており、イネイブル２６の一端はカウンタ２２
に接続されている。カウンタ２２へは可変クロック２４
がマイコン２１から送られている。このマイコン２１は
データバス３１を備え、データバス３１にはレジスタ３
２ａとレジスタ３２ｂが接続され、レジスタ３２ｂには
アウトプットコンペアレジスタ３３が接続され、アウト
プットコンペアレジスタ３３がカウンタ２２側に接続さ
れている。レジスタ３２ａはコンパレータ３５の入力側
に接続され、コンパレータ３５の入力側にはさらにフリ
ーランカウンタ３４が接続され、コンパレータ３５の出
力側はアウトプットコンペアレジスタ３３に接続されて
いる。データバス３１からレジスタ３２ａ、レジスタ３
２ｂにそれぞれデータが送られ、レジスタ３２ｂはアウ
トプットコンペアレジスタ３３にデータを送るようにな
っている。また、コンパレータ３５はレジスタ３２ａと
フリーランカウンタ３４とのデータを比較してアウトプ
ットコンペアレジスタ３３にデータを送るようになって
いる。
しており、リニアソレノイドドライバ２９はカウンタ２
２、カウンタ２３を備えている。カウンタ２２、カウン
タ２３はそれぞれダウンアップ端子３０を備えており、
カウンタ２３には固定クロック５４が接続されている。
またカウンタ２３にはリップルクロック端子５３を備え
ており、このリップルクロック端子５３はカウンタ２２
に形成されているロード端子２８に接続されている。さ
らにカウンタ２２は電流検出器５２がロジック回路５１
を介して接続されており、カウンタ２２はキャリー信号
線２７を介してリニアソレノイド２５に接続されてい
る。このキャリー信号２７線の途中にイネイブル２６が
接続されており、イネイブル２６の一端はカウンタ２２
に接続されている。カウンタ２２へは可変クロック２４
がマイコン２１から送られている。このマイコン２１は
データバス３１を備え、データバス３１にはレジスタ３
２ａとレジスタ３２ｂが接続され、レジスタ３２ｂには
アウトプットコンペアレジスタ３３が接続され、アウト
プットコンペアレジスタ３３がカウンタ２２側に接続さ
れている。レジスタ３２ａはコンパレータ３５の入力側
に接続され、コンパレータ３５の入力側にはさらにフリ
ーランカウンタ３４が接続され、コンパレータ３５の出
力側はアウトプットコンペアレジスタ３３に接続されて
いる。データバス３１からレジスタ３２ａ、レジスタ３
２ｂにそれぞれデータが送られ、レジスタ３２ｂはアウ
トプットコンペアレジスタ３３にデータを送るようにな
っている。また、コンパレータ３５はレジスタ３２ａと
フリーランカウンタ３４とのデータを比較してアウトプ
ットコンペアレジスタ３３にデータを送るようになって
いる。
【００１６】上記の如く構成されたリニアソレノイドド
ライバ２９においては、マイコン２１に配設されたデー
タバス３１よりデータをレジスタＡ３２ａ、レジスタＢ
３２ｂにぞれぞれ送り、レジスタ３２ａ、レジスタ３２
ｂにそれぞれ所定の時刻を設定し、フリーランカウンタ
３４には現時刻をカウントさせておく。レジスタ３２ａ
に設定された時刻とフリーランカウンタ３４の時刻とが
一致したところでコンパレータ３５から信号が出力さ
れ、レジスタ３２ｂとアウトプットコンペアレジスタ３
３で比較され、一致したところで出力が可変クロック２
４としてリニアソレノイドドライバ２９に送り込まれ
る。この可変クロック２４によりカウンタ２２はカウン
トアップされ、オーバーフローした場合はイネイブル２
６が作動しカウンタ２２はそのままカウントが保持され
る。このカウントが保持された状態で出力がハイとなり
リニアソレノイド２５にキャリー信号がキャリー信号線
２７を介して送られる。カウンタ２３は固定クロック５
４によりカウントアップし、オーバーフローするとリッ
プルクロック端子５３よりロード端子２８にロード信号
を送り、カウンタ２２をセットアップする。電流検出器
５２よりのデータを受け、ロジック回路５１は、初期値
を補正する。なおカウンタ２２及びカウンタ２３に形成
されいるダウンアップ端子３０はカウントアップにより
ダウンするかアップするかを決める端子である。
ライバ２９においては、マイコン２１に配設されたデー
タバス３１よりデータをレジスタＡ３２ａ、レジスタＢ
３２ｂにぞれぞれ送り、レジスタ３２ａ、レジスタ３２
ｂにそれぞれ所定の時刻を設定し、フリーランカウンタ
３４には現時刻をカウントさせておく。レジスタ３２ａ
に設定された時刻とフリーランカウンタ３４の時刻とが
一致したところでコンパレータ３５から信号が出力さ
れ、レジスタ３２ｂとアウトプットコンペアレジスタ３
３で比較され、一致したところで出力が可変クロック２
４としてリニアソレノイドドライバ２９に送り込まれ
る。この可変クロック２４によりカウンタ２２はカウン
トアップされ、オーバーフローした場合はイネイブル２
６が作動しカウンタ２２はそのままカウントが保持され
る。このカウントが保持された状態で出力がハイとなり
リニアソレノイド２５にキャリー信号がキャリー信号線
２７を介して送られる。カウンタ２３は固定クロック５
４によりカウントアップし、オーバーフローするとリッ
プルクロック端子５３よりロード端子２８にロード信号
を送り、カウンタ２２をセットアップする。電流検出器
５２よりのデータを受け、ロジック回路５１は、初期値
を補正する。なおカウンタ２２及びカウンタ２３に形成
されいるダウンアップ端子３０はカウントアップにより
ダウンするかアップするかを決める端子である。
【００１７】図４は上記実施例のデューティ制御を説明
するための波形図を示している。図１、２に示した実施
例の場合とは相違し、カウンタ２２、カウンタ２３の両
方をゼロからカウントアップさせる。カウンタ２２はマ
イコン２１からの可変クロック２４によりカウントアッ
プされ、可変クロック２４の周波数によりカウントアッ
プのスピード、換言すれば図４中における傾斜が制御さ
れる。カウンタ２２が￥Ｆ（１５）までカウントアップ
されオーバフローすると、イネイブル２６が作用しハイ
の状態でカウントはストップされ、保持される。この状
態でキャリー信号線２７を開始てリニアソレノイド２５
にキャリー信号が送られる。またカウンタ２３は、固定
クロック５４に従ってカウントアップされ、オーバフロ
ーすると、リップルクロックがローになり、カウンタ２
３は初期値のゼロに戻る。このとき同時にロード信号線
２８にロード信号が送られ、カウンタ２２は初期化さ
れ、再びゼロからカウントを開始する。従って、カウン
タ２２のカウントアップのスピードをカウンタ２３のカ
ウントアップスピードに対して変えてやることによりリ
ニアソレノイド２５に対するデューティを自在に変えて
やることができる。
するための波形図を示している。図１、２に示した実施
例の場合とは相違し、カウンタ２２、カウンタ２３の両
方をゼロからカウントアップさせる。カウンタ２２はマ
イコン２１からの可変クロック２４によりカウントアッ
プされ、可変クロック２４の周波数によりカウントアッ
プのスピード、換言すれば図４中における傾斜が制御さ
れる。カウンタ２２が￥Ｆ（１５）までカウントアップ
されオーバフローすると、イネイブル２６が作用しハイ
の状態でカウントはストップされ、保持される。この状
態でキャリー信号線２７を開始てリニアソレノイド２５
にキャリー信号が送られる。またカウンタ２３は、固定
クロック５４に従ってカウントアップされ、オーバフロ
ーすると、リップルクロックがローになり、カウンタ２
３は初期値のゼロに戻る。このとき同時にロード信号線
２８にロード信号が送られ、カウンタ２２は初期化さ
れ、再びゼロからカウントを開始する。従って、カウン
タ２２のカウントアップのスピードをカウンタ２３のカ
ウントアップスピードに対して変えてやることによりリ
ニアソレノイド２５に対するデューティを自在に変えて
やることができる。
【００１８】なお本実施例では、初期値をゼロとしてい
るが、任意レベル（χ0 ）に設定して、そのレベルに負
荷の電源電圧をフィードバックすることにより負荷電流
の補正ができる。例えば、電源電圧がχ0 の場合デュー
ティがｙ％とすると、電源電圧が上がり、χ0 ＋αとな
れば、そのとき通常デューティがｙ＋β％となるが、こ
れを補正することができる。
るが、任意レベル（χ0 ）に設定して、そのレベルに負
荷の電源電圧をフィードバックすることにより負荷電流
の補正ができる。例えば、電源電圧がχ0 の場合デュー
ティがｙ％とすると、電源電圧が上がり、χ0 ＋αとな
れば、そのとき通常デューティがｙ＋β％となるが、こ
れを補正することができる。
【００１９】上記したように、本実施例に係るリニアソ
レノイドドライバ２９にあっては、デューティ制御を行
なう場合、従来のようにＤ／Ａ変換器４２を使用せず安
価なカウンタ２２、２３を使用するため、全体としてコ
ストの低減を図ることができる。また三角波生成回路４
４に代えて、カウンタ２２、２３を使用したため応答性
が良く、精度の向上を図ることができる。さらにマイコ
ン２１からの可変クロック２４によりデューティを決定
しているため、デューティの設定が簡単にでき、またア
ウトプットコンペアレジスタ３３の出力ポート１本で済
むことより、マイコン機能の節約を図ることができる。
さらに、通常マイコンにより電源電圧の補正が行なわれ
るが、この場合負荷電流を電流検出器５２により検出し
てロジック回路５１よりハード的に補正を行なうためマ
イコンへの負担を軽くすることができる。
レノイドドライバ２９にあっては、デューティ制御を行
なう場合、従来のようにＤ／Ａ変換器４２を使用せず安
価なカウンタ２２、２３を使用するため、全体としてコ
ストの低減を図ることができる。また三角波生成回路４
４に代えて、カウンタ２２、２３を使用したため応答性
が良く、精度の向上を図ることができる。さらにマイコ
ン２１からの可変クロック２４によりデューティを決定
しているため、デューティの設定が簡単にでき、またア
ウトプットコンペアレジスタ３３の出力ポート１本で済
むことより、マイコン機能の節約を図ることができる。
さらに、通常マイコンにより電源電圧の補正が行なわれ
るが、この場合負荷電流を電流検出器５２により検出し
てロジック回路５１よりハード的に補正を行なうためマ
イコンへの負担を軽くすることができる。
【００２０】
【発明の効果】以上詳述したように本発明に係るリニア
ソレノイドドライバにあっては、マイクロコンピュータ
からのデータによりリニアソレノイドを制御するリニア
ソレノイドドライバにおいて、カウンタＡ及びカウンタ
Ｂを備え、これらカウンタＡ及びカウンタＢにクロック
が接続され、前記マイクロコンピュータからの開始位置
データが前記カウンタＡにインプットされる一方、前記
カウンタＢによりリニアソレノイド駆動周波数が生成さ
れると共にロード信号が生成され、該ロード信号が前記
カウンタＡに送られて該カウンタＡは初期化され、該カ
ウンタＡからはキャリー信号が出力されるように構成さ
れているので、安価なカウンタＡ、Ｂの使用によりコス
トの低減を図ることができる。しかも前記カウンタＡの
カウント開始位置の変更により、容易にデューティを変
えてやることができるため応答性に富み、精度を向上さ
せることができる。
ソレノイドドライバにあっては、マイクロコンピュータ
からのデータによりリニアソレノイドを制御するリニア
ソレノイドドライバにおいて、カウンタＡ及びカウンタ
Ｂを備え、これらカウンタＡ及びカウンタＢにクロック
が接続され、前記マイクロコンピュータからの開始位置
データが前記カウンタＡにインプットされる一方、前記
カウンタＢによりリニアソレノイド駆動周波数が生成さ
れると共にロード信号が生成され、該ロード信号が前記
カウンタＡに送られて該カウンタＡは初期化され、該カ
ウンタＡからはキャリー信号が出力されるように構成さ
れているので、安価なカウンタＡ、Ｂの使用によりコス
トの低減を図ることができる。しかも前記カウンタＡの
カウント開始位置の変更により、容易にデューティを変
えてやることができるため応答性に富み、精度を向上さ
せることができる。
【００２１】またマイクロコンピュータからのデータに
よりリニアソレノイドを制御するリニアソレノイドドラ
イバにおいて、カウンタＡ及びカウンタＢを備え、前記
カウンタＡには前記マイクロコンピュータからの可変ク
ロックが入力される一方、前記カウンタＢには固定クロ
ックが入力され、前記カウンタＢのオーバフローごとに
該カウンタＢからはロード信号が前記カウンタＡに送ら
れて前記ロード信号により前記カウンタＡは初期化さ
れ、カウンタＡの周期とカウンタＢの周期との比により
前記リニアソレノイドがデューティ制御されるように構
成されている場合には、上記効果に加え、前記可変クロ
ックにより容易にデューティを変えてやることができ、
マイコンのデューティ制御が簡単となり、マイコンの負
担を軽減して、マイコン機能の節約を図ることができ
る。
よりリニアソレノイドを制御するリニアソレノイドドラ
イバにおいて、カウンタＡ及びカウンタＢを備え、前記
カウンタＡには前記マイクロコンピュータからの可変ク
ロックが入力される一方、前記カウンタＢには固定クロ
ックが入力され、前記カウンタＢのオーバフローごとに
該カウンタＢからはロード信号が前記カウンタＡに送ら
れて前記ロード信号により前記カウンタＡは初期化さ
れ、カウンタＡの周期とカウンタＢの周期との比により
前記リニアソレノイドがデューティ制御されるように構
成されている場合には、上記効果に加え、前記可変クロ
ックにより容易にデューティを変えてやることができ、
マイコンのデューティ制御が簡単となり、マイコンの負
担を軽減して、マイコン機能の節約を図ることができ
る。
【図１】本発明に係るリニアソレノイドドライバの一実
施例を示すブロック回路図である。
施例を示すブロック回路図である。
【図２】実施例に係るリニアソレノイドドライバのデュ
ーティ制御を説明するための波形図である。
ーティ制御を説明するための波形図である。
【図３】本発明に係るリニアソレノイドドライバの別の
実施例を示すブロック回路図である。
実施例を示すブロック回路図である。
【図４】実施例に係るリニアソレノイドドライバのデュ
ーティ制御を説明するための波形図である。
ーティ制御を説明するための波形図である。
【図５】従来のリニアソレノイドドライバのブロック回
路図である。
路図である。
１１ マイコン
１２ カウンタ
１３ カウンタ
１４ クロック
１５ リニアソレノイド
１７ キャリー信号線
１８ ロード信号線
１９ リニアソレノイドドライバ
２１ マイコン
２２ カウンタ
２３ カウンタ
２４ 可変クロック
２８ ロード端子
２９ リニアソレノイドドライバ
５４ 固定クロック
Claims (2)
- 【請求項１】 マイクロコンピュータからのデータによ
りリニアソレノイドを制御するリニアソレノイドドライ
バにおいて、カウンタＡ及びカウンタＢを備え、これら
カウンタＡ及びカウンタＢにクロックが接続され、前記
マイクロコンピュータからのカウント開始位置データが
前記カウンタＡにインプットされる一方、前記カウンタ
Ｂによりリニアソレノイド駆動周波数が生成されると共
にロード信号が生成され、該ロード信号が前記カウンタ
Ａに送られて該カウンタＡは初期化され、該カウンタＡ
からはキャリー信号が出力されるように構成されている
ことを特徴とするリニアソレノイドドライバ。 - 【請求項２】 マイクロコンピュータからのデータによ
りリニアソレノイドを制御するリニアソレノイドドライ
バにおいて、カウンタＡ及びカウンタＢを備え、前記カ
ウンタＡには前記マイクロコンピュータからの可変クロ
ックが入力される一方、前記カウンタＢには固定クロッ
クが入力され、前記カウンタＢのオ−バ−フロ−ごとに
該カウンタＢからはロード信号が前記カウンタＡに送ら
れて前記ロード信号により前記カウンタＡは初期化さ
れ、カウンタＡの周期とカウンタＢの周期との比により
前記リニアソレノイドがデューティ制御されるように構
成されていることを特徴とするリニアソレノイドドライ
バ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18628791A JPH0535303A (ja) | 1991-07-25 | 1991-07-25 | リニアソレノイドドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18628791A JPH0535303A (ja) | 1991-07-25 | 1991-07-25 | リニアソレノイドドライバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535303A true JPH0535303A (ja) | 1993-02-12 |
Family
ID=16185671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18628791A Withdrawn JPH0535303A (ja) | 1991-07-25 | 1991-07-25 | リニアソレノイドドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535303A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093454A (ja) * | 2008-10-06 | 2010-04-22 | Denso Corp | ソレノイドドライバ |
-
1991
- 1991-07-25 JP JP18628791A patent/JPH0535303A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093454A (ja) * | 2008-10-06 | 2010-04-22 | Denso Corp | ソレノイドドライバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7315158B1 (en) | Pulse width modulation circuit | |
| US8174302B2 (en) | Pulse signal generator, and method of generating pulse signal | |
| US4340946A (en) | Electronic timepiece | |
| US4774925A (en) | Ignition control device | |
| EP0642708A1 (en) | Automatic calibration system for a ramp voltage generator | |
| US4455587A (en) | Electronic control circuit for the formation of a monostable switching behavior in a bistable relay | |
| US4114364A (en) | Driving pulse width controlling circuit for a transducer of an electronic timepiece | |
| US4621316A (en) | Inverter control circuit | |
| JPS6246001B2 (ja) | ||
| US4117384A (en) | Tachogenerator processing circuits and motor speed control systems including such circuits | |
| JPH0535303A (ja) | リニアソレノイドドライバ | |
| JP3183494B2 (ja) | タイミング信号発生回路 | |
| US4031447A (en) | Improved control system for energizing a stepping motor | |
| KR100228766B1 (ko) | 내부 전위 발생장치 | |
| US5237254A (en) | Control circuit for a stepping motor | |
| JPS6022850B2 (ja) | タイマ−装置 | |
| US4507624A (en) | Voltage-to-frequency converters | |
| KR100199219B1 (ko) | 가변 지연 회로 및 타이밍 신호 발생 회로 | |
| KR910002798B1 (ko) | 전자 구동회로 | |
| KR100226717B1 (ko) | 스테핑 모터의 구동 회로 | |
| KR940003721Y1 (ko) | 스텝모터 구동전류 제어회로 | |
| SU1509831A1 (ru) | Распределитель импульсов дл управлени усилител ми мощности фаз шагового двигател | |
| SU1510053A1 (ru) | Устройство дл управлени силовым тиристором | |
| JPH04326802A (ja) | 発振回路 | |
| SU1290465A1 (ru) | Регул тор частоты |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |