JP3531171B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JP3531171B2 JP3531171B2 JP09568492A JP9568492A JP3531171B2 JP 3531171 B2 JP3531171 B2 JP 3531171B2 JP 09568492 A JP09568492 A JP 09568492A JP 9568492 A JP9568492 A JP 9568492A JP 3531171 B2 JP3531171 B2 JP 3531171B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- level period
- output
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パルス幅を可変するパ
ルス信号であるいわゆるＰＷＭ信号を発生するパルス発
生回路に関するものである。 【０００２】 【従来の技術】この種のＰＷＭ信号を発生するパルス発
生回路を図３に示す。このパルス発生回路は、特開昭６
２−２２２７１０号公報で開示されたものであり、マイ
クロコンピュータＢから与えられるパルス信号のハイレ
ベル期間及びローレベル期間を設定するデータ（以下、
ハイレベル期間を設定するデータを”Ｈ”期間データと
呼び、ローレベル期間を設定するデータを”Ｌ”期間デ
ータと呼ぶ）を夫々保持するデータ保持手段としてのラ
ッチ回路１ａ，１ｂと、これらラッチ回路１ａ，１ｂに
記憶された夫々の期間データが夫々セットされ外部入力
されるクロックをカウントするカウント手段としてのカ
ウンタ３ａ，３ｂと、これらカウンタ３ａ，３ｂのリッ
プルキャリー信号（オーバフロー信号）ＲＣＹに基づい
てＰＷＭ信号を生成するパルス生成手段としてのＪ−Ｋ
フリップフロップ７とで構成してある。 【０００３】このパルス発生回路では、マイクロコンピ
ュータＢがラッチ回路１ａに”Ｈ”期間データを記憶さ
せると共に、ラッチ回路１ｂに”Ｌ”期間データを記憶
させる。カウンタ３ａ，３ｂはカウントアップ時にロー
ド端子ＬＯＡＤにローレベルの信号が入力されることに
より、ラッチ回路１ａ，１ｂに記憶した”Ｈ”期間デー
タと”Ｌ”期間データとがセットされ、外部クロックＣ
ＬＯＣＫのカウントを開始する。そして、カウンタ３
ａ，３ｂのリップルキャリー信号ＲＣＹが出力されるこ
とにより、Ｊ−Ｋフリップフロップ７の出力Ｑが反転し
てＰＷＭ信号が出力される。ここで、カウンタ３ａ，３
ｂの夫々のイネーブル端子ＥＰにはＪ−Ｋフリップフロ
ップ４の出力Ｑ及び反転出力ＱＢ（ＱＢはＱのバーを示
す）を入力してあり、他方のカウンタ３のカウント動作
時にはカウント動作を停止するようにしてある。 【０００４】この種のパルス発生回路は、例えば図４に
示すインバータ方式の放電灯点灯装置に用いられる。こ
の放電灯点灯装置では、交流電源ＡＣをダイオードブリ
ッジＤＢと平滑コンデンサＣ0 とで整流平滑して得た直
流電圧を、インバータ回路８を用いて高周波電圧に変換
し、この高周波電圧を放電灯Ｌに印加することにより、
放電灯Ｌを高周波点灯するものである。ここで、上記イ
ンバータ回路８としてはいわゆる一石式のものを用いて
あり、スイッチング素子としてのトランジスタＱ1 をパ
ルス発生回路Ａでオン，オフするようになっている。こ
こで、パルス発生回路Ａは、トランジスタＱ1 のオン，
オフを制御して放電灯Ｌに供給する電力を調整し、調光
制御や異常保護を行う場合などに用いられ、このパルス
発生回路Ａの制御をマイクロコンピュータＢで行う。 【０００５】但し、インバータ回路８の制御を行う場合
に、マイクロコンピュータＢ側から一方的に制御を行う
だけでは、インバータ回路８をうまく制御することがで
きない。そこで、インバータ回路８側から動作状況を示
す信号をフィードバックすることにより、異常の発生や
インバータ回路８の出力のばらつきを補正する処理を行
っている。図４の場合には、トランジスタＱ1 の両端電
圧を抵抗Ｒ1 ，Ｒ2 で分圧した電圧をマイクロコンピュ
ータＢにフィードバックしている。 【０００６】 【発明が解決しようとする課題】しかしながら、上述の
ようにマイクロコンピュータＢを介してインバータ回路
８の動作制御を行う場合、例えば異常が発生したときの
対応に遅れを生じ、インバータ回路８や放電灯Ｌにダメ
ージを与えたり、動作不良を発生させたりする問題があ
った。 【０００７】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、異常発生時などに遅れ
なく対応できるパルス発生回路を提供することにある。 【０００８】 【課題を解決するための手段】本発明は、ＰＷＭ信号に
従って動作する装置に使用され、その装置に生成したＰ
ＷＭ信号を出力するパルス発生回路であり、上記目的を
達成するために、マイクロコンピュータからのデータを
基に与えられるパルス信号のハイレベル期間及びローレ
ベル期間を設定するデータを夫々保持するデータ保持手
段と、上記装置側の異常発生時にその装置の出力を小さ
く抑えてダメージが加わらないようにその装置を保護す
るためのＰＷＭ信号のハイレベル期間及びローレベル期
間を設定するデータを記憶するデータ記憶手段と、上記
データ保持手段及びデータ記憶手段の各データを選択的
に出力するスイッチ手段と、このスイッチ手段の出力切
換を制御するものであって上記装置側の正常時にはスイ
ッチ手段からデータ保持手段のデータを出力するように
制御する一方、上記装置側の異常時にはスイッチ手段か
らデータ記憶手段のデータを出力するように制御する切
換制御手段と、上記スイッチ手段からのハイレベル期間
及びローレベル期間を設定するデータが夫々セットされ
外部入力されるクロックをカウントするカウント手段
と、夫々のカウント手段のリップルキャリー信号に基づ
いてＰＷＭ信号を生成するパルス生成手段とを備えてい
る。 【０００９】 【作用】本発明は、上述のように構成することにより、
切換制御手段で装置（例えば放電灯点灯装置）側の異常
時にその検出信号が入力されるようにし、且つデータ記
憶手段にその装置を保護するためのデータを記憶させて
おくことにより、異常発生時に迅速に例えばインバータ
回路の出力を小さく抑えてインバータ回路や放電灯にダ
メージが加わらないようなパルス信号に切り換えること
ができる。 【００１０】 【実施例】図１及び図２に本発明の一実施例を示す。本
実施例のパルス発生回路Ａでは、マイクロコンピュータ
Ｂからのデータを基に与えられるパルス信号の”Ｈ”期
間データ及び”Ｌ”期間データを夫々保持するデータ保
持手段として、マイクロコンピュータＢからのデータを
基に与えられるパルス信号の”Ｈ”期間データ及び”
Ｌ”期間データを夫々保持するラッチ回路１ａ，１ｂ
と、これらラッチ回路１ａ，１ｂからのデータを同時に
記憶可能なラッチ回路２ａ，２ｂとの２段構成として、
高速制御を可能としてある。そして、特定の”Ｈ”期間
データ及び”Ｌ”期間データを記憶するデータ記憶手段
としてメモリ６を備え、本実施例の場合には放電灯点灯
装置に用いられるので、このメモリ６には異常発生時に
インバータ回路８の出力を小さく抑えてインバータ回路
８や放電灯Ｌにダメージが加わらないようなパルス信号
に切り換える保護データを記憶させてある。上記ラッチ
回路２ａ，２ｂとカウンタ３ａ，３ｂとの間には、ラッ
チ回路２ａ，２ｂ及びメモリ６のデータを選択的に出力
するスイッチ手段としてのスイッチ回路５ａ，５ｂを設
けてあり、これらスイッチ回路５ａ，５ｂでいずれのデ
ータを選択的に出力するかの切換を制御するために切換
制御手段としての異常検知回路４を設けてある。この異
常検知回路４には抵抗Ｒ1 ，Ｒ2 により分圧したトラン
ジスタＱ1 の両端電圧が入力されている。なお、本実施
例の場合には、一方のカウンタ３のリップルキャリー信
号ＲＣＹを他方のカウンタ３のロード信号ＬＯＡＤとし
て用いて、一方のカウンタ３のカウント時には他方のカ
ウンタ３のカウント動作を停止させる構成としてある。
また、カウンタ３ａ，３ｂのリップルキャリー信号ＲＣ
Ｙに基づいてＰＷＭ信号を生成するパルス生成手段とし
てＲＳフリップフロップ７を用いてある。 【００１１】図２はスイッチ回路５ａ，５ｂ及び異常検
出回路４の具体回路であり、スイッチ回路５ａ，５ｂと
してデータセレクタ５０1 〜５０n を用い、異常検出回
路４としてＤフリップフロップ４０を用いてある。そし
て、インバータ回路８からの異常検知信号はＤフリップ
フロップ４０のクロック端子ＣＫに入力されている。こ
のパルス発生回路では、インバータ回路８に異常が発生
すると、そのときトランジスタＱ1 の両端電圧が高くな
り、抵抗Ｒ1 ，Ｒ2 で分圧した電圧が、Ｄフリップフロ
ップ４０でクロック入力があったと判定されるレベルに
なる。従って、このときＤフリップフロップ４０の出力
Ｑがハイレベルとなり、データセレクタのセレクト端子
Ｓにハイレベルの信号が入力され、セレクタ５０1 〜５
０n がＢ入力側のデータを出力するように切り換えら
れ、メモリ６側に記憶してある保護データが選択出力さ
れる。この場合の保護データで、ＲＳフリップフロップ
７から出力されるパルス信号が異常発生時にインバータ
回路８や放電灯Ｌにダメージが加わらないようなパルス
信号（例えば、 "Ｈ" 期間を４μｓｅｃ、 "Ｌ" 期間を
５μｓｅｃ）に切り換える。これにより、異常が検知さ
れると同時に迅速にインバータ回路８の出力が小さく抑
えられ、インバータ回路８や放電灯Ｌにダメージが加わ
ることが防止される。 【００１２】以後、Ｄフリップフロップ４０のリセット
端子Ｒにリセット信号が入力されるまで、保護データに
応じたパルス信号でインバータ回路８が動作する。な
お、上記Ｄフリップフロップ４０のリセットは、別途設
けたリセットスイッチか、あるいはマイクロコンピュー
タＢで行えばよい。このようにすれば、従来はマイクロ
コンピュータＢで行われていた異常監視（常時あるいは
短い周期で定期的）を、パルス発生回路Ａに分担させる
ことができ、マイクロコンピュータＢの負担を軽減でき
る。なお、上述の説明はパルス発生回路Ａを放電灯点灯
装置に用いた場合について説明したが、上記構成のパル
ス発生回路Ａは例えば電動工具の異常保護などにも適用
することができる。 【００１３】 【発明の効果】本発明は上述のように、ＰＷＭ信号に従
って動作する装置に使用され、その装置に生成したＰＷ
Ｍ信号を出力するパルス発生回路であって、マイクロコ
ンピュータからのデータを基に与えられるパルス信号の
ハイレベル期間及びローレベル期間を設定するデータを
夫々保持するデータ保持手段と、上記装置側の異常発生
時にその装置の出力を小さく抑えてダメージが加わらな
いようにその装置を保護するためのＰＷＭ信号のハイレ
ベル期間及びローレベル期間を設定するデータを記憶す
るデータ記憶手段と、上記データ保持手段及びデータ記
憶手段の各データを選択的に出力するスイッチ手段と、
このスイッチ手段の出力切換を制御するものであって上
記装置側の正常時にはスイッチ手段からデータ記憶手段
のデータを出力するように制御する一方、上記装置側の
異常時にはスイッチ手段からデータ保持手段のデータを
出力するように制御する切換制御手段と、上記スイッチ
手段からのハイレベル期間及びローレベル期間を設定す
るデータが夫々セットされ外部入力されるクロックをカ
ウントするカウント手段と、夫々のカウント手段のリッ
プルキャリー信号に基づいてＰＷＭ信号を生成するパル
ス生成手段とを備えているので、切換制御手段で装置
（例えば放電灯点灯装置）側の異常時にその検出信号を
入力し、且つデータ記憶手段にその装置を保護するため
のデータを記憶させておくことにより、異常発生時に迅
速に例えばインバータ回路の出力を小さく抑えてインバ
ータ回路や放電灯にダメージが加わらないようなパルス
信号に切り換えることができる。
ルス信号であるいわゆるＰＷＭ信号を発生するパルス発
生回路に関するものである。 【０００２】 【従来の技術】この種のＰＷＭ信号を発生するパルス発
生回路を図３に示す。このパルス発生回路は、特開昭６
２−２２２７１０号公報で開示されたものであり、マイ
クロコンピュータＢから与えられるパルス信号のハイレ
ベル期間及びローレベル期間を設定するデータ（以下、
ハイレベル期間を設定するデータを”Ｈ”期間データと
呼び、ローレベル期間を設定するデータを”Ｌ”期間デ
ータと呼ぶ）を夫々保持するデータ保持手段としてのラ
ッチ回路１ａ，１ｂと、これらラッチ回路１ａ，１ｂに
記憶された夫々の期間データが夫々セットされ外部入力
されるクロックをカウントするカウント手段としてのカ
ウンタ３ａ，３ｂと、これらカウンタ３ａ，３ｂのリッ
プルキャリー信号（オーバフロー信号）ＲＣＹに基づい
てＰＷＭ信号を生成するパルス生成手段としてのＪ−Ｋ
フリップフロップ７とで構成してある。 【０００３】このパルス発生回路では、マイクロコンピ
ュータＢがラッチ回路１ａに”Ｈ”期間データを記憶さ
せると共に、ラッチ回路１ｂに”Ｌ”期間データを記憶
させる。カウンタ３ａ，３ｂはカウントアップ時にロー
ド端子ＬＯＡＤにローレベルの信号が入力されることに
より、ラッチ回路１ａ，１ｂに記憶した”Ｈ”期間デー
タと”Ｌ”期間データとがセットされ、外部クロックＣ
ＬＯＣＫのカウントを開始する。そして、カウンタ３
ａ，３ｂのリップルキャリー信号ＲＣＹが出力されるこ
とにより、Ｊ−Ｋフリップフロップ７の出力Ｑが反転し
てＰＷＭ信号が出力される。ここで、カウンタ３ａ，３
ｂの夫々のイネーブル端子ＥＰにはＪ−Ｋフリップフロ
ップ４の出力Ｑ及び反転出力ＱＢ（ＱＢはＱのバーを示
す）を入力してあり、他方のカウンタ３のカウント動作
時にはカウント動作を停止するようにしてある。 【０００４】この種のパルス発生回路は、例えば図４に
示すインバータ方式の放電灯点灯装置に用いられる。こ
の放電灯点灯装置では、交流電源ＡＣをダイオードブリ
ッジＤＢと平滑コンデンサＣ0 とで整流平滑して得た直
流電圧を、インバータ回路８を用いて高周波電圧に変換
し、この高周波電圧を放電灯Ｌに印加することにより、
放電灯Ｌを高周波点灯するものである。ここで、上記イ
ンバータ回路８としてはいわゆる一石式のものを用いて
あり、スイッチング素子としてのトランジスタＱ1 をパ
ルス発生回路Ａでオン，オフするようになっている。こ
こで、パルス発生回路Ａは、トランジスタＱ1 のオン，
オフを制御して放電灯Ｌに供給する電力を調整し、調光
制御や異常保護を行う場合などに用いられ、このパルス
発生回路Ａの制御をマイクロコンピュータＢで行う。 【０００５】但し、インバータ回路８の制御を行う場合
に、マイクロコンピュータＢ側から一方的に制御を行う
だけでは、インバータ回路８をうまく制御することがで
きない。そこで、インバータ回路８側から動作状況を示
す信号をフィードバックすることにより、異常の発生や
インバータ回路８の出力のばらつきを補正する処理を行
っている。図４の場合には、トランジスタＱ1 の両端電
圧を抵抗Ｒ1 ，Ｒ2 で分圧した電圧をマイクロコンピュ
ータＢにフィードバックしている。 【０００６】 【発明が解決しようとする課題】しかしながら、上述の
ようにマイクロコンピュータＢを介してインバータ回路
８の動作制御を行う場合、例えば異常が発生したときの
対応に遅れを生じ、インバータ回路８や放電灯Ｌにダメ
ージを与えたり、動作不良を発生させたりする問題があ
った。 【０００７】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、異常発生時などに遅れ
なく対応できるパルス発生回路を提供することにある。 【０００８】 【課題を解決するための手段】本発明は、ＰＷＭ信号に
従って動作する装置に使用され、その装置に生成したＰ
ＷＭ信号を出力するパルス発生回路であり、上記目的を
達成するために、マイクロコンピュータからのデータを
基に与えられるパルス信号のハイレベル期間及びローレ
ベル期間を設定するデータを夫々保持するデータ保持手
段と、上記装置側の異常発生時にその装置の出力を小さ
く抑えてダメージが加わらないようにその装置を保護す
るためのＰＷＭ信号のハイレベル期間及びローレベル期
間を設定するデータを記憶するデータ記憶手段と、上記
データ保持手段及びデータ記憶手段の各データを選択的
に出力するスイッチ手段と、このスイッチ手段の出力切
換を制御するものであって上記装置側の正常時にはスイ
ッチ手段からデータ保持手段のデータを出力するように
制御する一方、上記装置側の異常時にはスイッチ手段か
らデータ記憶手段のデータを出力するように制御する切
換制御手段と、上記スイッチ手段からのハイレベル期間
及びローレベル期間を設定するデータが夫々セットされ
外部入力されるクロックをカウントするカウント手段
と、夫々のカウント手段のリップルキャリー信号に基づ
いてＰＷＭ信号を生成するパルス生成手段とを備えてい
る。 【０００９】 【作用】本発明は、上述のように構成することにより、
切換制御手段で装置（例えば放電灯点灯装置）側の異常
時にその検出信号が入力されるようにし、且つデータ記
憶手段にその装置を保護するためのデータを記憶させて
おくことにより、異常発生時に迅速に例えばインバータ
回路の出力を小さく抑えてインバータ回路や放電灯にダ
メージが加わらないようなパルス信号に切り換えること
ができる。 【００１０】 【実施例】図１及び図２に本発明の一実施例を示す。本
実施例のパルス発生回路Ａでは、マイクロコンピュータ
Ｂからのデータを基に与えられるパルス信号の”Ｈ”期
間データ及び”Ｌ”期間データを夫々保持するデータ保
持手段として、マイクロコンピュータＢからのデータを
基に与えられるパルス信号の”Ｈ”期間データ及び”
Ｌ”期間データを夫々保持するラッチ回路１ａ，１ｂ
と、これらラッチ回路１ａ，１ｂからのデータを同時に
記憶可能なラッチ回路２ａ，２ｂとの２段構成として、
高速制御を可能としてある。そして、特定の”Ｈ”期間
データ及び”Ｌ”期間データを記憶するデータ記憶手段
としてメモリ６を備え、本実施例の場合には放電灯点灯
装置に用いられるので、このメモリ６には異常発生時に
インバータ回路８の出力を小さく抑えてインバータ回路
８や放電灯Ｌにダメージが加わらないようなパルス信号
に切り換える保護データを記憶させてある。上記ラッチ
回路２ａ，２ｂとカウンタ３ａ，３ｂとの間には、ラッ
チ回路２ａ，２ｂ及びメモリ６のデータを選択的に出力
するスイッチ手段としてのスイッチ回路５ａ，５ｂを設
けてあり、これらスイッチ回路５ａ，５ｂでいずれのデ
ータを選択的に出力するかの切換を制御するために切換
制御手段としての異常検知回路４を設けてある。この異
常検知回路４には抵抗Ｒ1 ，Ｒ2 により分圧したトラン
ジスタＱ1 の両端電圧が入力されている。なお、本実施
例の場合には、一方のカウンタ３のリップルキャリー信
号ＲＣＹを他方のカウンタ３のロード信号ＬＯＡＤとし
て用いて、一方のカウンタ３のカウント時には他方のカ
ウンタ３のカウント動作を停止させる構成としてある。
また、カウンタ３ａ，３ｂのリップルキャリー信号ＲＣ
Ｙに基づいてＰＷＭ信号を生成するパルス生成手段とし
てＲＳフリップフロップ７を用いてある。 【００１１】図２はスイッチ回路５ａ，５ｂ及び異常検
出回路４の具体回路であり、スイッチ回路５ａ，５ｂと
してデータセレクタ５０1 〜５０n を用い、異常検出回
路４としてＤフリップフロップ４０を用いてある。そし
て、インバータ回路８からの異常検知信号はＤフリップ
フロップ４０のクロック端子ＣＫに入力されている。こ
のパルス発生回路では、インバータ回路８に異常が発生
すると、そのときトランジスタＱ1 の両端電圧が高くな
り、抵抗Ｒ1 ，Ｒ2 で分圧した電圧が、Ｄフリップフロ
ップ４０でクロック入力があったと判定されるレベルに
なる。従って、このときＤフリップフロップ４０の出力
Ｑがハイレベルとなり、データセレクタのセレクト端子
Ｓにハイレベルの信号が入力され、セレクタ５０1 〜５
０n がＢ入力側のデータを出力するように切り換えら
れ、メモリ６側に記憶してある保護データが選択出力さ
れる。この場合の保護データで、ＲＳフリップフロップ
７から出力されるパルス信号が異常発生時にインバータ
回路８や放電灯Ｌにダメージが加わらないようなパルス
信号（例えば、 "Ｈ" 期間を４μｓｅｃ、 "Ｌ" 期間を
５μｓｅｃ）に切り換える。これにより、異常が検知さ
れると同時に迅速にインバータ回路８の出力が小さく抑
えられ、インバータ回路８や放電灯Ｌにダメージが加わ
ることが防止される。 【００１２】以後、Ｄフリップフロップ４０のリセット
端子Ｒにリセット信号が入力されるまで、保護データに
応じたパルス信号でインバータ回路８が動作する。な
お、上記Ｄフリップフロップ４０のリセットは、別途設
けたリセットスイッチか、あるいはマイクロコンピュー
タＢで行えばよい。このようにすれば、従来はマイクロ
コンピュータＢで行われていた異常監視（常時あるいは
短い周期で定期的）を、パルス発生回路Ａに分担させる
ことができ、マイクロコンピュータＢの負担を軽減でき
る。なお、上述の説明はパルス発生回路Ａを放電灯点灯
装置に用いた場合について説明したが、上記構成のパル
ス発生回路Ａは例えば電動工具の異常保護などにも適用
することができる。 【００１３】 【発明の効果】本発明は上述のように、ＰＷＭ信号に従
って動作する装置に使用され、その装置に生成したＰＷ
Ｍ信号を出力するパルス発生回路であって、マイクロコ
ンピュータからのデータを基に与えられるパルス信号の
ハイレベル期間及びローレベル期間を設定するデータを
夫々保持するデータ保持手段と、上記装置側の異常発生
時にその装置の出力を小さく抑えてダメージが加わらな
いようにその装置を保護するためのＰＷＭ信号のハイレ
ベル期間及びローレベル期間を設定するデータを記憶す
るデータ記憶手段と、上記データ保持手段及びデータ記
憶手段の各データを選択的に出力するスイッチ手段と、
このスイッチ手段の出力切換を制御するものであって上
記装置側の正常時にはスイッチ手段からデータ記憶手段
のデータを出力するように制御する一方、上記装置側の
異常時にはスイッチ手段からデータ保持手段のデータを
出力するように制御する切換制御手段と、上記スイッチ
手段からのハイレベル期間及びローレベル期間を設定す
るデータが夫々セットされ外部入力されるクロックをカ
ウントするカウント手段と、夫々のカウント手段のリッ
プルキャリー信号に基づいてＰＷＭ信号を生成するパル
ス生成手段とを備えているので、切換制御手段で装置
（例えば放電灯点灯装置）側の異常時にその検出信号を
入力し、且つデータ記憶手段にその装置を保護するため
のデータを記憶させておくことにより、異常発生時に迅
速に例えばインバータ回路の出力を小さく抑えてインバ
ータ回路や放電灯にダメージが加わらないようなパルス
信号に切り換えることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の回路図である。
【図２】同上の要部の具体回路図である。
【図３】従来例の回路図である。
【図４】同上を用いた放電灯点灯装置を示す回路図であ
る。 【符号の説明】 Ａ パルス発生回路 Ｂ マイクロコンピュータ １ａ，１ｂ，２ａ，２ｂ ラッチ回路 ３ａ，３ｂ カウンタ ４ 異常検知回路 ５ａ，５ｂ スイッチ回路 ６ メモリ ７ ＲＳフリップフロップ ８ インバータ回路
る。 【符号の説明】 Ａ パルス発生回路 Ｂ マイクロコンピュータ １ａ，１ｂ，２ａ，２ｂ ラッチ回路 ３ａ，３ｂ カウンタ ４ 異常検知回路 ５ａ，５ｂ スイッチ回路 ６ メモリ ７ ＲＳフリップフロップ ８ インバータ回路
フロントページの続き
(72)発明者 黒田 稔
大阪府門真市大字門真1048番地松下電工
株式会社内
(56)参考文献 特開 平２−165721（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 7/08
H03K 7/06
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ＰＷＭ信号に従って動作する装置に使用
され、その装置に生成したＰＷＭ信号を出力するパルス
発生回路であって、マイクロコンピュータからのデータ
を基に与えられるパルス信号のハイレベル期間及びロー
レベル期間を設定するデータを夫々保持するデータ保持
手段と、上記装置側の異常発生時にその装置の出力を小
さく抑えてダメージが加わらないようにその装置を保護
するためのＰＷＭ信号のハイレベル期間及びローレベル
期間を設定するデータを記憶するデータ記憶手段と、上
記データ保持手段及びデータ記憶手段の各データを選択
的に出力するスイッチ手段と、このスイッチ手段の出力
切換を制御するものであって上記装置側の正常時にはス
イッチ手段からデータ保持手段のデータを出力するよう
に制御する一方、上記装置側の異常時にはスイッチ手段
からデータ記憶手段のデータを出力するように制御する
切換制御手段と、上記スイッチ手段からのハイレベル期
間及びローレベル期間を設定するデータが夫々セットさ
れ外部入力されるクロックをカウントするカウント手段
と、夫々のカウント手段のリップルキャリー信号に基づ
いてＰＷＭ信号を生成するパルス生成手段とを備えて成
ることを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09568492A JP3531171B2 (ja) | 1992-04-15 | 1992-04-15 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09568492A JP3531171B2 (ja) | 1992-04-15 | 1992-04-15 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291909A JPH05291909A (ja) | 1993-11-05 |
| JP3531171B2 true JP3531171B2 (ja) | 2004-05-24 |
Family
ID=14144325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09568492A Expired - Fee Related JP3531171B2 (ja) | 1992-04-15 | 1992-04-15 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3531171B2 (ja) |
-
1992
- 1992-04-15 JP JP09568492A patent/JP3531171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291909A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885256B2 (ja) | マイクロコンピュータ | |
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| US4513417A (en) | Automatic processor restart circuit | |
| JP2771394B2 (ja) | 並列運転電源制御方式 | |
| AU612090B2 (en) | Power source control apparatus | |
| JPH10242831A (ja) | 半導体集積回路装置 | |
| JPH0736708B2 (ja) | インバ−タ制御回路 | |
| JP3531171B2 (ja) | パルス発生回路 | |
| JP3008848B2 (ja) | 電源装置 | |
| US6091271A (en) | Frequency doubling method and apparatus | |
| JP2000014144A (ja) | スイッチング電源装置 | |
| US5475654A (en) | Intermittent operation circuit | |
| US5270585A (en) | Output driver stage with two tier current limit protection | |
| JP2710723B2 (ja) | パルス発生回路 | |
| JP3367158B2 (ja) | 過電圧防止装置 | |
| JP3029128B2 (ja) | 電力制御回路 | |
| JP2693073B2 (ja) | パルス発生回路 | |
| JPH10304555A (ja) | Ｄｃ／ｄｃコンバータの制御回路 | |
| JP2681394B2 (ja) | Ｐｗｍ制御装置 | |
| JP2853342B2 (ja) | 異常発振検出回路 | |
| JP3110100B2 (ja) | シングルチップ・マイクロコンピュータ | |
| SU1675871A1 (ru) | Ключевой стабилизатор посто нного напр жени | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JPH0573176A (ja) | リセツト回路 | |
| KR930008064Y1 (ko) | 마이컴의 리세트회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031211 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
| LAPS | Cancellation because of no payment of annual fees |