JPH03220808A - 半導体集積回路の入出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、入出力回路に関するものである。

［従来の技術］ 第３図は従来の半導体集積回路の入出力回路を。

示すブロック図であり、図において（１１〉は第１の信
号処理回路例えぽ出力回路、（１２）は、第２の信号処
理回路例えば入力回路、（２１）は第１の信号処理回路
（１１）の出力端子、（２２）は第２の信号処理回路（
１２）の入力端子である。

従来の半導体集積回路の入出力回路は上記のように構成
され、第１の信号処理回路（１１）の出力は出力端子（
２１）に出力され、第２の信号処理回路（１２）の入力
は入力端子（２２）に入力される。

［発明が解決しようとする課題］ 最近では信号処理回路を集積回路化する場合、コストの
削減や実装密度の向上のために集積回路の外部端子数を
削減したいという要求がある。

ところが、第３図に示すような従来の半導体回路の入出
力回路では、第１の信号処理回路（１１）と第２の信号
処理回路（１２）が相補的に動作する場合、すなわち第
１の信号処理回路〈１１）が動作する時に第２のｆ３号
信号回＃ｒ（１２）が動作そ停止し、逆に第２の信号処
理回路（１２）か動作する時に第１の信号処理回路（１
１）か動作を停止するように働く場き、それぞれ０に号
処理回路が停止している側の外部端子すなわち第１の信
号処理回路（１１）の出力端子（２１）と第２の信号処
理回路（１２）の入力端子（２２）は遊んていることに
なる。

この発明は、かかる問題点を解決するためになされた乙
ので、第１の信号処理回路の出力端子と、第２の信号処
理回路の入力端子を共用（ヒてきる半導体集積回路の入
出力回路を得ることを目的とする。

「課題を解決するための手段］ この発明に係る半導体集積回路の入出力回路は、第１の
信号処理回路と、この第１の信号処理回路の出力■］に
第１抵抗器を介してベースが接続され、コレクタが電源
端子に接続され、エミッタが入出力端子に接続されたト
ランジスタと、このトランジスタのエミッタと大地との
間に第Ｉのスイッチを介して接続された第１の電流源と
、上記トランジスタのベースと大地との間に第２のスイ
ッチを介して接続された第２の電流源と、上記電源端子
と大地との間に接続され、入力側がバイアス電圧源に接
続され、出力側が第２の抵抗器を介して上記入出力端子
に接続されたボルテージフォロアと、上記入出力端子ら
入力側が接続された第２の信号処理回路とを設けたちの
である。

［作　用］ この発明においては、第１の信号処理回路が出力回路と
して動作するときは、第１の電流源を動作させると共に
、第２の電流源とボルテージフォロアの動作を停止し、
第２の信号処理回路が入力回路として動作するときは、
第２の電流源とボルテージフォロアを動作させると共に
、第１の電流源の動作を停止してエミッタフォロアのベ
ース抵抗器に電圧降下を発生するようにする。

［実施例］ 第１図はこの発明の一実Ｉｌ！、例を示す回路図であり
、（１１）は第１の信号処理回路、（１２）は第２の信
号処理回路、（２３）は入出力端子、（２５）は電源端
子、（３１）はバイアス電圧源、（３２）〜（３４）は
それぞれ第１、″）雷乙源、第こ力量流源、第３の電流
源、（３５）は第１内抵抗器、（３６）〜（４０）はそ
れぞれ第１のトランジスタ、第二のトラニジスジ。第３
のトランジスタ　第４のトラ〉′ジスタ、第５のトラン
ジスタ、（４１）は第２の抵抗器、（４２）〜（４４）
はそれぞれ電流源をＯＮ、ＯＦＦする第１のスイッチ、
第２のスイッチ、第３のスイッチ、　（４５）はボルテ
ージフォロアである。

第１の信号処理回路（１１）の出力側は第１の抵抗器（
３５）を介して第１のトラ〉′ジスタ（３６）のベース
に接続され、第１のトランジスタ（３６〉のコレクタは
電源端子（２５）に接続され、第１のトランジスタ（３
６）のエミッタは入出力端子（２３）に接続されると共
に第２の信号処理回Ｎ　（１２）の入力側に接続される
。また、第１のトランジスタ（３６）のエミッタは第１
の電流源（３２）及び第１のスイッチ（４２）を介して
接地されると共に第２の抵抗器（４１）を介して第５の
トランジスタ（４０）のベースに接続される。第１のト
ランジスタ（３６）のベースは第２の電流源〈３３）及
び第２のスイッチ（４３）を介して接地される。

第５のトランジスタ（４０）のコレクタは自己のベスと
相互接続されると共に第３のトランジスタ（３８）のコ
レクタに接続される。第３のトランジスタ（３８）のエ
ミッタは第２のトランジスタ（３７）のエミッタと共通
接続された後電源端子（２５）に接続される。第２のト
ランジスタ（３７）のベースは第３のトランジスタ（３
８）のベースと共通された後自己のコレクタと相互接続
される。第２のトランジスタ（３１）のコレクタは第４
のトランジスタ（３９）のコレクタに接続され、第４の
トランジスタ（３９）のベスはバイアス電圧源（３１）
を介して接地される。第４のトランジスタ（３９）のエ
ミッタは第５のトランジスタ（４０）のエミッタと共通
接続された後第３の電流源（３４）及び第３のスイッチ
（４４）を介して接地される。なお、第２のトランジス
タ（３７）ないし第５のトランジスタ（４０）、第３の
電流源（３４）、及び第３のスイッチ（４４）はボルテ
ージフォロアを構成する。

次に第１図の回路動作について説明する。

まず、第１ｆ）信号処理口ｒ！！Ｉ（１１）が動作し、
入出力端子〈２３）に出力を取り出す場きを考える。こ
の場３第１のスイッチ（４２）をＯＮ、第２．第３のス
イッチ（４３）、（４４）をＯＦＦに設定しておく。つ
まり、第１の電流源（３２）はＯＮ、第２０電流源（３
３）とボルテージフォロア（４５）はＯＦＦである。第
１の信号処理回路（１１）の出力は、第１の抵抗器（３
５）を介して第１ｃｒＮトラシジスタ（３６）ｎベース
に入力される。

第１のトランジスタ（３６）は第１の電流源（３２）を
ドライブ電流としたエミッタフォロアとして動作する。

従って、第１の信号処理回路（１１）の出力は第１のト
ランジスタ（３６）のエミッタより入出力端子（２３）
へ出力される。

次に、第１の信号処理回路（１１）が動作を停止し、入
出力端７Ｆ（２３）が第２の信号処理口Ｎ　（１２）の
入力端子として動作する場合を考える。この場合第１の
スイッチ（４２）をＯＦＦ　、第２．第３のスイッチ（
４３）　、　（４４）をＯＮに設定しておく。つまり、
第１の電流源　（３２）はＯＦＦ　、第２の電流源（３
３）とボルテージフォロア（４５）はＯＮである。第１
の抵抗器（３５）には第２の電流Ｊ（３３）が流れ電圧
降下が発生し、第１のｌ、ラーン・ジスタ（３６）のベ
ース電圧は低下する。一方ボルテージフオロア（４５）
が動作し、第４のトランジスタ（３９）のベースに印加
されているバイアス電圧源（３１）、７）電圧は第２の
抵抗器（４１）を介して第２の信号処理回路（１２）の
入力側に伝達される。従って、入出力端子（２３）は、
第２の信号処理回路（１２）の入力端子として動作する
。このとき第１のトランジスタ（３６）はカットオフ状
態となるので第１の信号処理回路（１１）の出力は第２
の信号処理回路（１２）に影響しない。

第２図はこの発明に用いられるボルテージフォロアの他
の図を示す回路図であり、図において第１図と対応する
部分には同一符号を付して示し、また（５１）は第６の
トランジスタ、（５２）は第４の電流源、（５３）は第
４の電流源（５２）をＯＮ、ＯＦＦする第４のスイッチ
（４５＾）はボルテージフォロアて゛ある６第６カトラ
ン；゛スタ（５１）のコレクタは電源端子（２５）にｊ
９続され、そのベースは第５のトラ〉ジスタ（４ｏ＞ｙ
コしフタに接続される。また、第６のトラ〉二゛スタ（
５１）のエミッタは第４の電流源（５２〉及び第４のス
ず・ソチ（５３）を付して接地される。

第４のスイッチ（５３）を第３のスイッチ（４４）と同
時に切り替えれぽ、第１図で説明したボルテ〜シフすロ
ア（４５）を第２図に示すボルテージフォロア（４５Ａ
）と置き換えても第１図の動作には何等影響はない。

Σ発明の効果］ 以上、詳述したように、この発明は、第１の信号処理回
路と、この第１の信号処理回路と入出力端子間に接続さ
れたトランジスタと、このトランジスタのエミッタと大
地及びベースと大地間に夫々接続された第１の電流源お
よび第２の電流源と、電源端子と大地の間に接続され、
入力側がバイアス電圧源に接続され、出力側が入出力端
子に接続されたボルテージフォロアと、入出力端子に入
力側が接続された第２の信号処理回路とを備え、第１の
信号処理回路および第２の信号処理回路の一方の出力端
子と他方の入力端子を共用化したので、半導体集積回路
のコストを下げ、実装密度を高める効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例の要部を示す回路図、第３図は従来
の半導体集積回路の入出力回路を示すブロック図である
。 図において、（１１）は第１の信号処理回路、（１２）
は第２の信号処理回路、（２３）は入出力端子である、
（３２）は第１の電流源、（３３〉は第２の電流源、（
３５）は第１の抵抗器、（３６）は第１のトランジスタ
、（４１）は第２の抵抗器、（４２）は第１のスイッチ
、（４３）は第２のスイッチ、（４５）と（４５Ａ）は
ボルテージフォロア。 なお、各図中、同一符号は同一または相当部分を示す。 代 理 人 曾 我 道 照 昂１図 ４５′ ２３　。 １ ３２〜３４ ３５．４１ ３６〜４０ ４２〜４４ ５ 入出力塙十 電源１４乎 ＩＮ’イ７スＶ圧：原 １＊原 仏抗器 トラレジ゛スタ スイ＋ｌテ ホ゛ルテーＣ’）ｒｏｌ ｐＦ）２図 ４５ヘ　ハ゛疋チーシフｚＯＶ ５１　　　トうニジスタ 昂３図 ２１　　　呂力埠十 ２２　　　へ刀鳩）

Claims (1)

1. 【特許請求の範囲】 第１の信号処理回路と、 この第１の信号処理回路の出力側に第１抵抗器を介して
   ベースが接続され、コレクタが電源端子に接続され、エ
   ミッタが入出力端子に接続されたトランジスタと、 このトランジスタのエミッタと大地との間に第１のスイ
   ッチを介して接続された第１の電流源と、上記トランジ
   スタのベースと大地との間に第２のスイッチを介して接
   続された第２の電流源と、上記電源端子と大地との間に
   接続され、入力側がバイアス電圧源に接続され、出力側
   が第２の抵抗器を介して上記入出力端子に接続されたボ
   ルテージフォロアと、 上記入出力端子に入力側が接続された第２の信号処理回
   路と、 を備えたことを特徴とする半導体集積回路の入出力回路
   。