JPH03220775A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は半導体装置の製造方法に関し、更に詳しくは
トランジスタのチャネルおよび拡散層が、絶縁膜上にＳ
ｔ膜を形成するＳＱ　Ｉ　（Ｓｉｌｉｃｏｎ　ｏｎＩｎ
ｓｕｌａｔｏｒ）技術を用いて作成され、高速の大規模
集積回路などに好適に実施される、いわゆる、ＳＯＩ素
子の製造方法に関するものである。

（ロ）従来の技術 一般に、Ｓｏｌ膜厚が３０〜１１００ｎ程度の超薄膜か
らなるＳＯＩ素子（以下、単に素子という）では、厚い
膜厚のＳＯＩ素子に比べてキング特性の発生しないこと
、高い電流駆動力を有すること等多くの利点を備え、超
高速素子の実現のために注目されている。

従来のこの種製造方法として、レーザビームや電子ビー
ムあるいは酸素イオンの注入等により０．２５〜０．５
μｍ膜厚程度の厚ＨＳＯＩ基板を作製し、次いで熱酸化
やドライエツチングなどを施すことにより超薄膜のＳＯ
Ｉ基板を得るようにし、その後第４図に示されるような
素子を形成するようにしたものが提案されている。

すなわち、第４図において、素子２１は、例えばＳｔ基
板２２上にＳｉＯｘの下部絶縁膜２３を介して配設され
た超薄膜のＳＯＩ膜からなるドレイン、ソースの拡散層
２４ａ、２４ｂと、これら両波散層間に形成される超薄
膜のＳＯＩ膜からなるチャネルとなる能動層２４ｃと、
そのチャネル直上に、ゲート絶縁膜２５を介して配設さ
れｆニポリンリコンのゲート電極２６と、層間絶縁膜と
してのＢ　Ｐ　Ｓ　Ｇ　（Ｂｏｒｏ−Ｐｈｏｓｐｈｏｓ
ｉｌｉｃａｔｅ　Ｇｌａｓｓ）の上部絶縁膜２７に形成
されたコンタクトホール２８を埋設しつる金属配線部２
９とから主としてなる。

（ハ）発明が解決しようとする課題 しかし、超薄膜のＳＯＩ膜からなる上記素子においては
、ドレイン破壊耐圧の低下が問題となっている。

例えば、チャネル長が２μｍのＮチャネルトランジスタ
において、ＳＯＩ膜厚Ｄ（第４図参照）が５０ｎｍの超
薄膜からなる素子と２００ｎｍの厚膜からなるそれとの
素子特性を比較した場合、５０ｎｍの素子の方が１〜１
．５Ｖ程度耐圧が低下する。この理由として、膜厚が薄
くなる程ドレイン近傍の等ポテンシャル線の曲線が小さ
くなるためと考えられている。

また、５０ｎｍ厚の素子では、Ｓｉ膜が薄いため、配線
との接触部でＳｉが配線と反応し、Ｓｉが配線中に拡散
することにより窓側ができ、断線症状＝３− を起こし易い。

本発明の目的は、上記技術的課題を解決し大規模集積回
路の信頼性を向上できる半導体装置の製造方法を提供す
ることである。

（ニ）課題を解決するための手段 この発明は、シリコン基板上に、シリコン酸化膜および
シリコン単結晶層を順次形成し、シリコン単結晶層上に
所定パターンのレジスト層又はゲート電極を形成し、酸
素イオン又は窒素イオンを注入し、熱処理によってレジ
スト層の存在しない領域又はゲート電極領域を通してシ
リコン単結晶層内にチャネルとなる超薄膜の能動層を形
成することを特徴とする半導体装置の製造方法である。

すなわち、この発明は、薄膜半導体素子のチャネルとな
る能動層を酸素イオンあるいは窒素イオンを用いて素子
形成前あるいは素子形成途中で超薄膜化し、ドレイン部
はチャネルとなる超薄膜の能動層より厚い膜厚を有する
薄膜のまま保持するようにした半導体装置の製造方法で
ある。

この発明は、半導体素子のチャネル部と少なく一 ともドレイン部のＳＯＩ膜厚を異にすることによりドレ
イン耐圧を向上するようにし几らのであり、ドレイン部
を構成ずろ拡散層の膜厚としては、０．２０〜０．２５
μｍが好ましく、さらにチャネル部を構成する超薄膜の
能動層は３０〜ｌｏｏｎｍの膜厚を有するのが好ましい
。

この発明における能動層は、ビーム熔融法やＳＴ　ＭＯ
Ｘ　（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　Ｉｍｐｌａｎｔｅ
ｄ　Ｏｘｙｇｅｎ）　　（イオン注入酸素により分離し
た５ＯＩ）法、Ｚ　Ｍ　Ｒ（Ｚｏｎｅ　Ｍｅｌｔｉｎｇ
　Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法等を用いて
形成されるのが好ましい。

この発明におけるシリコン単結晶層への酸素イオンや窒
素イオンの注入量としては、ｌＸｌ０”〜３ＸＩＯ”ａ
ｍ−”が好ましく、１．８Ｘ　１０”ｃｍ−”がより好
ましい。

例えば、シリコン単結晶層の膜厚を０．３μｍとした場
合、レジスト層の存在しない領域又はゲート電極領域に
１．８Ｘ　１０”ｃｍ−”程度以上酸素イオンあるいは
窒素イオンを注入すればイオンはシリコン単結晶層の表
面より５０ｎｍ深さの深い部分に集中して注入さ杷得る
。続いて、酸素イオンあるい（よ窒素イオンが注入され
た後、ソリコン単結晶層の上記深い部分は活性化アニー
ル（熱処理）によりシリコン酸化膜に変換さ、１−１一
方、変換されたシリコン酸化膜直上のシリコン単結晶層
部分に他のシリコン単結晶部分より変換されたシリコン
酸化膜の膜厚分だけ膜厚の薄いチャネルとなる超薄膜の
能動層が形成される。

この熱処理の温度としては、８５０−１３００℃が好ま
しく、１２７５℃がより好ましい。

（ホ）作用 本発明に従えば、ドレイン部の膜厚が薄膜で、チャネル
となる能動層の膜厚がドレイン部のそれよりも薄い膜厚
を有する超薄膜の構造が実現される。このため、ドレイ
ン部近傍の等ポテンシャル線の曲線が緩和され、ドレイ
ン耐圧が向上する。

また、単結晶Ｓｉ膜と配線の接触部での断線も起こらな
い。

従って、ドレイン耐圧が高くキング特性が起らず、高い
電流駆動力を有する等の特長を有する高速で高１言頼性
の半導体素子を提１共てきる。

（へ）実施例 以下図に示す実施例にちとついてこの発明を詳述する。

なお、これによってこの発明（主限定を受けるものでは
ない。

第１図において、素子であるＮチャネルトランジスタｌ
は、Ｓｉ基板２上に５ｉ０２の下部絶縁膜３を介して配
設された薄膜のＳＯＩ膜からなるドレイン、ソースのＡ
ｓがドープされた拡散層４ａ４ｂと、これら両拡散層間
にこれらの膜厚よりも薄い膜厚を有して形成された超薄
膜のＳＯＩ膜からなるチャネルとなる能動層４ｃと、そ
のチャネル直上に、ゲート絶縁膜５を介して配設された
ポリシリコンのゲート電極６と、眉間絶縁膜としてのＢ
ＰＳＧの上部絶縁膜７に形成されたコンタクトホール８
を埋設しうる金属配線部９とから主としてなる。

更に、ＳＯＩ膜厚は、拡散層のそれ（第１図における符
号Ｊで示す膜厚）と、チャネルとなる能動層のそれ（第
１図における符号Ｈで示す膜厚）と：よ異Ｇっており、
能動層：よ、本実施飼ではｏ、２５μｍ厚の薄膜の拡散
層４ａ、４ｂに較べて、上り薄い５０ｎｍ厚の超薄膜に
形成されている。

また、本実施飼て：よチャネル長は０，６μｍ程度に設
定される。

以下製造方法について説明する。

第２図はこの発明の第１の実施例を示す。

第２図において、まず、シリコン基板２上に、全面に、
約０．５μｍ厚のシリコン酸化膜３および約０．２５μ
ｍ厚のシリコン単結晶層（Ｓｏｌ膜）４を順次形成し〔
第２図（ａ）参照〕、シリコン単結晶層４上に所定パタ
ーンのレジスト層１０を形成した後、酸素イオン１１を
注入し〔第２図（ｂ）参照〕、熱処理によってレジスト
層ＩＯの存在しない領域Ｍを通してシリコン単結晶４内
にチャネルとなる能動層１３を形成する〔第１図（ｃ）
参照コ。

この際、酸素イオンを例えばｔ、ｓｘ　ｔｏ１８ａｍ−
”注入する。ここで酸素イオンは、チャネルとなる８０
１層の表面層１３ａより５０ｎｍ深い層部分１２ａに注
入（注入された酸素イオンを第２図（ｂ）に符号１１ａ
て示す）され、フォトレノスト１０直下領域Ｆｆ７′）
９０１層には、酸素は注入されない。

まｆこ、１２７５℃程度て活性化アニールをおこなうこ
とにより酸素イオンが注入さ礼た’Ｒい層部分１２ａは
シリコン酸化膜１２となりチャネル部１３のｓｏｒ膜厚
は５０ｎｍとなる。

この基板を用いて通常のＭＯＳ　　ＦＥＴ工程により所
望の素子を形成することにより第１図に示す半導体装置
が製造される。

第３図はこの発明の第２の実施例を示す。

第３図において、まず、上記第１の実施例と同様に、シ
リコン基板２上に、全面に、約０．５μｍ厚のシリコン
酸化膜３および約０．２５μｍ厚のシリコン単結晶層（
Ｓｏ　Ｉ膜）４を順次形成する〔第３図（ａ）参照〕。

次に、シリコン単結晶層４上にゲート絶縁膜５を介して
ゲート電極６を形成し、さらにシリコン単結晶層４内に
拡散層４ａ、４ｂを形成する〔第３図（ｂ）参照〕。

続いて、酸素イオン１１を１．８Ｘ　１０”ａｍ−”程
度注入し、ゲート領域ＭではＳＯＩ膜４の下部に酸素イ
オンｌｌａを集中させる〔第３図（ｃ）参照コ。

次に、熱処理によってゲート電極領域Ｍを通してシリコ
ン単結晶４内にチャネルとなる能動層４Ｃを形成する〔
第３図（ｄ）参照〕。

なお、酸素イオン注入の際、ゲート電極６の存在しない
領域Ｆでは、ＳＯＩ層を貫通して下部絶縁層３に酸素イ
オンＩｌａが注入される。

また、熱処理工程は、８５０層程度で活性アニルを行う
ことにより酸素イオンが注入された６００層１２ａは、
シリコン酸化膜１２となりチャネル部の９０１層４ｃの
層厚は５０ｎｍとなる。

次いで残りの通常のＭＯＳ　　ＦＥＴ工程により、所望
の素子を形成することにより半導体装置が製造される。

以上のようにして、チャネル部４ｃの膜厚が拡散層４ａ
、４ｂのそれより薄い構造の高速で高信頼性の素子が形
成される。

なお上記両実施例では、シリコン単結晶層への注入イオ
ンとして酸素イオンを用いたものを示したが窒素イオン
てち同様の効果を有する。

また、本発明は上記両実施飼に限定されるものてはなく
、その主旨を逸脱しない範囲て種々変形して実施するこ
とがてきる。

（ト）発明の効果 以上のようにこの発明によれば、チャネル部とドレイン
部のＳＯ■膜厚を異にするようにしたので、ドレイン耐
圧を向上でき、かつ単結晶Ｓｉ膜と配線の接触部ての断
線を防止でき、それによって高速で高１言頼性の素子を
形成できる効果がある。

【図面の簡単な説明】

第１図はこの発明の第１．第２の実施例によって得られ
た半導体装置を示す構成説明図、第２図および第３図は
それぞれこの発明の第１および第２の実施例を示す製造
工程説明図、第４図は従来法を用いて得られた半導体装
置を示す構成説明図である。 １・・・・・・Ｎチャネルトランジスタ、２・・・・・
・Ｓｉ基板、　　３・・・・・・下部絶縁膜、・１・・
・・・単結晶Ｓｉ膜、４ａ、４ｂ・・・・・拡散層、４
ｃ・・・チャネルとなる能動層、 ５・・・・・・ゲート絶縁膜、６・・・・・・ゲート電
極、７・・・・・・上部絶縁膜、　８・・・・・コンタ
クトホール、９・・・・・金属配線部、１０・・・・・
レジスト層、１１．１１ａ・・・・・・酸素イオン。

Claims (1)

【特許請求の範囲】
1. １、シリコン基板上に、シリコン酸化膜およびシリコン
   単結晶層を順次形成し、シリコン単結晶層上に所定パタ
   ーンのレジスト層又はゲート電極を形成し、酸素イオン
   又は窒素イオンを注入し、熱処理によってレジスト層の
   存在しない領域又はゲート電極領域を通してシリコン単
   結晶層内にチャネルとなる超薄膜の能動層を形成するこ
   とを特徴とする半導体装置の製造方法。