JPH03217270A - 塗布装置における移動プログラム作成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、塗布ヘッドを効率良く移動させる移動プロ
グラムを自動作成する塗布装置における移動プログラム
作成装置に関する。

［従来の技術コ 近年、印刷配線基板（以下基板という）にチップ部品等
の電子部品を表面実装する場合、部品搭載箇所に接着剤
を予め塗布し、その上に部品を搭載することにより部品
を半田付け前に仮固定している。

接着剤を塗布する場合は、塗布位置を示す座標データに
基づいて移動プログラム作成装置が塗布ヘッドの移動プ
ログラムを作成し、この移動プログラムにより塗布装置
を制御して塗布ヘッドを移動させ基板上に接着剤を塗布
していく。

［発明が解決しようとする課題］ しかしながら、従来の移動プログラム作成装置では基板
の全塗布範囲に対して、塗布位置の座標データをＸ座標
値およびＹ座標値の小さい順（または大きい順）に並べ
変えて移動プログラムを作成していた。このようにして
作成した移動プログラムでは、塗布ヘッドが単にＸ座標
値およびＹ座標値の順に移動するので、塗布ヘッドの移
動に無駄が多《、塗布ヘッドの移動距離が必要以上に長
くなっていた。そのため、接着剤の塗布に必要な時間が
長くかかっていた。

この発明は上記実情に鑑みてなされたもので、基板にお
ける複数の塗布位置を塗布ヘッドが最短時間で移動する
経路で移動して最短時間で塗布剤を塗布できる移動プロ
グラムを作成する塗布装置における移動プログラム作成
装置を提供することを目的とする。

［課題を解決するための手段］ この発明は上記課題を解決するために、基板上における
塗布剤の塗布位置を示す座標データに基づき塗布ヘッド
の移動プログラムを作成する塗布装置における移動プロ
グラム作成装置であって、 基板における塗布位置範囲を示す基板サイズを複数のブ
ロックに分割するブロック化手段と、このブロック化手
段により分割された１ブロックにおいて塗布ヘッドの移
動に要する１ブロック時間を演算する１ブロック時間演
算手段と、上記ブロック化手段により分割された上記１
ブロックを含む２ブロックにおいて塗布ヘッドの移動に
要する２ブロック時間を演算する２ブロック時間演算手
段と、 上記１ブロック時間演算手段により演算された１ブロッ
ク時間と２ブロック時間演算手段により演算された２ブ
ロック時間とを比較して最短時間で移動する経路を決定
する最短時間経路決定手段と、 この最短経路決定手段により決定された最短時一で移動
する経路により座標データを配列した移動プログラムを
作成するプログラム作成手段とを具備したことを特徴と
する。

［作用］ この発明の作用は次の通りである。

ブロック化手段は基板における塗布位置範囲を示す基板
サイズを複数のブロックに分割し、１ブロック時間演算
手段はこのブロック化手段により分割された１ブロック
において塗布ヘッドの移動に要する１ブロック時間を演
算して、２ブロック時間演算手段は上記ブロック化手段
により分割された上記１ブロックを含む２ブロックにお
いて塗布ヘッドの移動に要する２ブロック時間を演算す
る。

そして、最短時間経路決定手段は上記１ブロック時間演
算手段により演算された１ブロック時間と２ブロック時
間演算手段により演算された２ブロック時間とを比較し
て最短時間で移動する経路を決定し、プログラム作成手
段は最短時間経路決定手段により決定された最短時間で
移動する経路により座標データを配列した移動プログラ
ムを作成する。

従って、基板における複数の塗布位置を塗布ヘッドが最
短時間で移動する経路で移動して最短時間で塗布剤を塗
布できる移動プログラムを作成することができる。

［実施例］ 以下、この発明の一実施例を図面を参照して説明する。

第１図は、この発明を適用した塗布装置における移動プ
ログラム作成装置の回路構成を示すブロック図である。

ＣＰＵＩは、制御プログラムおよび演算プログラムを記
憶したＲＯＭ，演算回路および内部メモリ（共に図示せ
ず）を内蔵し、上記制御プログラムおよび演算プログラ
ムにより全体の動作を制御すると共に各種演算処理を実
行する。また、ＣＰＵ１にはブロック幅記憶部２、基板
サイズ記憶部３、座標データ記憶部４、部品データ記憶
部５、プログラムデータ記憶部６、ＲＡＭ７、プロック
カウンタ８、およびワークメモリ９が接続され、各部に
対してデータの読み出し又は書き込みを行なう。

ブロック幅記憶部２は、基板における接着剤の塗布範囲
を分割するブロック幅データ（ＴＬ）を記憶する。この
ブロック幅データ（ＴＬ）は、例えば「１０璽ｌ」であ
る。

基板サイズ記憶部３は、基板の長さを示す基板サイズ（
ＵＢ）を記憶する。この基板サイズ（ＵＢ）は基板の種
類により種々ことなるが例えば「３８■雪丁である。

座標データ記憶部４は、基板における接着剤の塗布位置
を示す座標データを基板に搭載される全部品に対応して
記憶する。例えば、搭載部品が「１００個」であれば座
標データ記憶部４に記憶される座標データの数もｒｌｏ
ＯＪである。

部品データ記憶部５は、上記塗布位置に搭載される部品
を指定する部品データを記憶する。

プログラムデータ記憧部６は、後述するプログラム作成
処理により作成された塗布ヘッドの移動プログラムを記
憶する。この移動プログラムは塗布ヘッドの移動時間が
最短時間になるように、座標データ記憶部４に記憶され
た複数の座標データを並べ変えたものである。

ＲＡＭ７は、プロックカウンタ８の内容によりアドレス
指定されるもので、１ブロック時間記憶部７ａと、２ブ
ロック時間記憶部７ｂと、最短時間記憶部７ｃと、経路
フラグ記憶部７ｄと、区切りフラグ記憶部７ｅとを備え
ている。

プロックカウンタ８はＣＰＵＩにより内容が書き換えら
れる。

ワークメモリ９は２ブロック採用時最短時間記憶部９ａ
と、１ブロック採用時最短時間記憶部９ｂと、ブロック
数記憶部９ｃとを備えている。

次に、第２図ないし第６図を参照して上記実施例の動作
を説明する。第２図は移動プログラム作成処理の動作を
示すフローチャートであり、第３図ないし第５図は移動
プログラム作成処理における各サブルーチンの詳細な動
作を示すフローチャートである。第６図は移動プログラ
ム作成処理における最短時間で移動する経路のシミュレ
ーションと、その時のメモリの記憶状態の変化を示す図
である。第６図（Ａ）は基板を４つに分割した例と、Ｒ
ＡＭ７の初期状態とを示す図である。

動作説明に先立ち、本発明の移動プログラム作成処理の
概略を述べる。まず、基板を複数のブロックに分割する
。次に、ブロック幅を１ブロックと２ブロックとに交互
に変更して各ブロック毎の塗布ヘッドの移動時間をシミ
ュレーションし、塗布ヘッドが最短時間で移動できるブ
ロックの区切り方を求める。そして、求められたブロッ
クの区切り方に基づいて基板を分割し、各ブロック毎に
最短時間で移動する経路を求めて座標データを並べ変え
た移動プログラムを作成するものである。

移動プログラム作成処理を実行する前に、ブロック幅記
憶部２、基板サイズ記憶部３、座標データ記憶部４、お
よび部品データ記憶部５には夫々データを記憶させてお
く。この場合、ブロック幅９情然りｒｌ号ブロー，々絋
デー々ＴＴふｌτ「１旧が記憶され、基板サイズ記憶部
３には基板サイズデータＵＢとして「３８」が記憶され
ているとする。そして、図示しないキー人力部で例えば
スタート命令を入力すると第２図の処理が開始される。

ブロック化処理 まず、ステップＡ１においてブロック化処理のサブルー
チンが実行される。このブロック化処理は、ユーザーブ
ロックを効率的に分割できるブロック数ｎを求めるもの
で、詳細は第３図に示すとおりである。

ステップＢ１ではｒＵＢ＋ＴＬＪの演算が実行され、分
割するブロック数ｎが求められる。即ち、基板サイズデ
ータＵＢ　ｒ３８Ｊをブロック幅データＴＬ「１０」で
除算し、除算結果ｒ３．８Ｊ　の整数部「３」をブロッ
ク数ｎとしてブロック数記憶部９ｃに記憶する。（以下
、ブロック数記憶部９ｃの内容を単にブロック数ｎと記
載する。）次のステップＢ２は分割の端数を求める処理
で、ｒＵＢ−　（ｎＸＴＬ）Ｊの演算が実行される。即
訊、ｒ９Ｑ−　ＣＱＸ　１　（１）ＩｆｄＭＨ’ｔｈ．
−　熔富枯果「８」が分割の端数としてＣＰＵＩ内のレ
ジスタｄ（図示せず）に記憶される。

続くステップＢ３において、「ＴＬ÷２」の演算結果「
５」と、レジスタｄの内容「８」とが比較される。この
ステップＢ３で、「ｄくＴＬ÷２」即ちブロック幅デー
タＴＬの１／２よりも分割の端数の方が小さいと判断さ
れた場合は第３図の処理を終了する。また、「ｄ≧ＴＬ
÷２」即ち分割の端数がブロック幅データＴＬの１／２
以上であると判断されるとステップＢ４に進む。いま、
「ｄ≧ＴＬ÷２」なのでステップＢ４が実行される。

ステップＢ４においては分割の端数がブロック幅データ
ＴＬの１７２と比較して大きいので、ブロック数ｎが「
１」増加される。即ち、ブロック数ｎが＋１されて「４
」となる。このステップＢ４の実行により第３図のブロ
ック化処理を終了し、第２図のステップＡ２に進む。

ｉ＝１のとき ステップＡ２では、ブロックヵウンタ（ｉ）８の内容を
「１」に設定する。このプロックカウンタ８は、塗布時
間をシミュレーシロンして評価する際にブロックを指定
するポインタである。（以下、プロックカウンタ８を単
にｉと記載する。）次のステップ八３において、Ｎｔブ
ロック評価が行なわれる。即ち、ｉで指定されるブロッ
ク（この場合、第１ブロック）の塗布範囲について、第
６図（Ｂ）に示すＦの経路で塗布ヘッドの移動がシミュ
レーションされ、塗布時間ｒｆｔｓＪが求められる。そ
して、この塗布時間ｒｆｔｔＪは第６図（Ｂ）に示すよ
うに、ｉで指定される１ブロック時間記憶部７ａのエリ
アＦ＋即ちエリアＦ．に記憶される。

続くステップＡ４では、ｉの内容「１」とブロック数ｎ
「４」とが比較される。このステップＡ４でｒｉ＜ｎＪ
の場合はステップＡ５に進み、ｒｉ＝ｎＪの場合はステ
ップ八〇に進む。この場合、ｒｉ＜ｎＪであるからステ
ップＡ５が実行される。

ステップＡ５において、Ｎｌ〜Ｎ　１４１ブロック評？
が行なわれる。即ち、ｉで指定されるブロック（この場
合箋第１ブロック）とｉ＋１で指定されるブロック（こ
の場合、第２ブロック）との２ブロック分の塗布範囲に
ついて、第６図（Ｂ）に示すＳの経路で塗布ヘッドの移
動がシミュレーションされ、塗布時間ｒｓｔＩＪが求め
られる。そして、この塗布時間ｒｓ　ｔｘ　Ｊは第６図
（Ｂ）に示すように、ｉの内容で指定される２ブロック
時間記憶部７ｂのエリアＳｔ即ちエリアＳ．に記憶され
る。

このステップＡ５からはステップＡ７のＴ，の計算処理
のサブルーチンに進ム。

１Ｌ立川！１１ ステップＡ７に示すＴ，の計算処理は、Ｎ■からＮ，ま
でのブロックについて塗布ヘッドの移動が最短時間とな
る経路を求めるもので、求められた経路は経路フラグ記
憶部（ＦＧＩ）７ｄに記憶される。このＴＩの計算処理
のサブルーチンの詳細は第４図に示すとおりである。

まず、ステップＣ１でｉの内容が「１」か否かが判断さ
れる。このステップｃ１でｒｉ＞ＩＪと判断された場合
はステップＣ２に進み、ｒｓ＝ＩＪと判断された場合は
ステップＣ３に進む。いま、ｉの内容は「１」なのでス
テップＣ３が実行される。

ステップＣ３において、ｉで指定される最短時間記憶ｔ
Ｅ７ｃのエリアＴ，即ちエリアＴ１に、エリアＦ１の内
容ｒｆｔｔＪが最短時間「ｔ１」として記憶されると共
に、ｉで指定される経路フラグ記憶部７ｄのエリアＦＧ
．即ちエリアＦＧ．にフラグ６Ｆ”が記憶される。この
ステップＣ３の実行後は第４図の処理を終了し、第２図
のステップ八８に進む。

ステップＡ８では、上記ステップＡ４と同様にｉの内容
「１」とブロック数ｎ「４」とが比較される。このステ
ップＡ８で「ｉ≧ｎ」の場合はステップ八〇に進み、ｒ
ｉ＜ｎＪの場合はステップＡＩＯに進む。この場合、ｒ
ｌ＜ｎＪであるからステップＡＩＯが実行される。

ステップＡＩＯにおいて、ｉが＋１されて「２」となる
。このステップＡ，１０の実行後はステップＡ３に戻る
。

ｉ＝２のとき 次のステップＡ３において、Ｎｌブロック評価が行なわ
れる。即ち、ｉ（＝２）で指定されるブロック（この場
合、第２ブロック）の塗布範囲について、第８図（Ｃ）
に示すＦの経路で塗布ヘッドの移動がシミュレーション
され、塗布時間ｒｆｔ２Ｊが求められる。そして、この
塗布時間ｒｆｔ２Ｊは第６図（Ｃ）に示すように、ｉで
指定される１ブロック時間記憶部７ａのエリアＦ＋即ち
エリアＦ２に記憶される。

続くステ゛ツプＡ４では、ｉの内容「２」とブロック数
ｎ「４」とが比較される。このステップＡ４でｒｉ＜ｎ
Ｊの場合はステップＡ５に進み、ｒｉ＝ｎＪの場合はス
テップＡ６に進む。この場合、ｒｉ＜ｎＪであるからス
テップＡ５が実行される。

ステップＡ５において、Ｎ　ｔ　”’　Ｎ　ｔや．ブロ
ック評価が行なわれる。即ち、ｉで指定されるブロック
（この場合、第２ブロック）とｉ＋１で指定されるブロ
ック（この場合、第３ブロック）との２ブロック分の塗
布範囲について、第６図（Ｃ）に示すＳの経路で塗布ヘ
ッドの移動がシミュレーシロンされ、塗布時間ｒｓｔ２
Ｊが求められる。そして、この塗布時間ｒｓｔ２Ｊは第
６図（Ｃ）に示すように、ｉの内容で指定される２ブロ
ック時間記憶部７ｂのエリアＳｌ即ちエリアＳ２に記憶
される。

このステップＡ５からはステップＡ７のＴＩの計算処理
のサブルーチンに進む。

Ｔ１の計算処理 ステップＡ７に示すＴＩの計算処理は、ＮｌからＮ．ま
でのブロックについて塗布ヘッドの移動が最短時間とな
る経路を求めるもので、求められ．た経路は経路フラグ
記憶部（ＦＧ，）７ｄに記憶される。このＴＩの計算処
理のサブルーチンの詳細は第４図に示すとおりである。

まず、ステップＣ１でｉの内容が「１」か否かが判断さ
れる。このステップＣ１でｒｉ＞ＩＪと判断された場合
はステップＣ２に進み、「ｉ＝１」と判断された場合は
・ステップＣ３に進む。いま、ｉの内容は「２」なので
ステップＣ２が実行される。

ステップＣ２において、ｒｉ−２Ｊで指定される最短時
間記憶部７ＣのエリアＴＩ−２即ちエリアＴｏの内容「
０」と、ｒｉ−ＩＪで指定される２ブロック時間記憶部
７ｂのエリアＳ　Ｉ−１即ちエリアＳ１の内容ｒｓ　ｔ
ｌ　Ｊとを加算し、この加算結果ｒｓ　ｔｌ　Ｊを２ブ
ロック採用時最短時間記憶部（Ｒｌ）９ａに記憶する。

このステップＣ２の実行後はステップＣ４に進む。

ステップＣ４では、「ｉ−１」で指定される最短時間記
憶部７ＧのエリアＴ１−１即ちエリアＴ１の内容「ｔ１
」と、ｉで指定される１ブロック時間記憶部７ａのエリ
アＦ＋即ちエリアＦ２の内容ｒｆｔ２」とを加算し、こ
の加算結果ｒｔ，＋ｆｔ２Ｊを１ブロック採用時最短時
間記憶部（Ｒ２）９ｂに記憶する。

次に、ステップＣ５によりＲ１の内容ｒｓｔ＋ＪとＲ２
の内容ｒｔｔ＋ｆｔＪとを比較する。このステ．，ザ／
’　Ｍ−ｎ　ｒＤ　ｊ　＜Ｔ）　Ｑ　＋　ｍｆｆｌＡ１
寸ステ．，プＣ６に進み、ｒＲ１＞Ｒ２Ｊの場合はステ
ップＣ７に進む。いま、ｒｓｔ．Ｊとｒｉｔ＋ｆｔｚＪ
との大小関係は第６図（Ｃ）に示すとおりであるから、
ｒＲ１＞Ｒ２Ｊと判断されてステップＣ７が実行される
。

ステップＣ７では、ｉ（−２）で指定される最短時間記
憶部７ｃのエリアＴ１即ちエリアＴ２に、Ｒ２の内容ｒ
ｔｔ＋ｆｔ２Ｊが最短時間「ｔ２」として記憶されると
共に、ｉで指定される経路フラグ記憶部７ｄのエリアＦ
　Ｇ　ｒ即ちエリアＦ　Ｇ　２にフラグ′Ｆ”が記憶さ
れる。このステップＣ７の実行後は第４図の処理を終了
し、第２図のステップＡ８に進む。

ステップＡ８では、上述と同様にｉの内容「２」とブロ
ック数ｎ「４」とが比較される。この場合、ｒｉ＜ｎＪ
であるからステップＡＩＯが実行される。ステップＡＩ
Ｏにおいて、ｉが＋１されて「３」となる。このステッ
プＡＩＯの実行後はステップＡ３に戻る。

ｉ＝３の）−キ 次のステップ八３において、ＮＩブロック評価が行なわ
れる。即ち、ｉ（＝３）で指定されるブロック（この場
合、第３ブロック）の塗布範囲について、第６図（Ｄ）
に示すＦの経路で塗布ヘッドの移動がシミュレーション
され、塗布時間ｒｆｔｓＪが求められる。そして、この
塗布時間ｒｆｔａＪは第６図（Ｄ）に示すように、ｉで
指定される１ブロック時間記憶部７ａのエリアＦ，即ち
エリアＦ３に記憶される。

続くステップＡ４では上述と同様に、ｉの内容「３」と
ブロック数ｎ「４」とが比較される。この場合、ｒｉ＜
ｎＪであるからステップＡ５が実行される。ステップＡ
５において、Ｎ１〜Ｎｔ＋ｔブロック評価が行なわれる
。即ち、ｉで指定されるブロック（この場合、第３ブロ
ック）とｉ＋１で指定されるブロック（この場合、第４
ブロック）との２ブロック分の塗布範囲について、第６
図（Ｄ）に示すＳの経路で塗布ヘッドの移動がシミエレ
ーシ鍔冫され、塗布時間ｒｓｔｓＪが求められる。

そして、この塗布時間ｒｓｔａＪは第６図（Ｄ）に？す
ように、ｉの内容で指定される２ブロック時間記憶部７
ｂのエリアＳｌ即ちエリアＳ３に記憶される。このステ
ップＡ５からはステップＡ７のＴ１の計算処理のサブル
ーチンに進む。

ＴＩの計算処理 ステップＡ７に示すＴＩの計算処理は、上述と同様に、
詳細は第４図に示すとおりである。

上記と同様に、ステップＣ１でｉの内容が「１」か否か
が判断され、ｉの内容は「３」なので「ｉ〉１」となり
ステップＣ２が実行される。

ステップＣ２において、ｒｌ　　２Ｊで指定される最短
時間記憶部７ＣのエリアＴＩ−２即ちエリアＴＩの内容
「ｔ，」と、ｒｉ−ＩＪで指定される２ブロック時間記
憶部７ｂのエリアＳ　ｉ−＊即ちエリアＳ２の内容ｒ８
ｊ２Ｊとを加算し、この加算結果ｒｔｔ＋ｓｔ２Ｊを２
ブロック採用時最短時間記憶部（Ｒｌ）９ａに記憶する
。このステップＣ２の実行後はステップＣ４に進む。

ステップＣ４では、「ｉ−１」で指定される最短時間記
憶部７ｃのエリアＴ，−■即ちエリアＴ２の内容「ｔ２
」と、ｉで指定される１ブロック時間記憶部７ａのエリ
アＦｌ即ちエリアＦ３の内容ｒｆｔａＪとを加算し、こ
の加算結果ｒｔ２＋ｆｔａＪを１ブロック採用時最短時
間記憶部（Ｒ２）９ｂに記憶する。

次に、ステップＣ５によりＲ１の内容「ｔ１＋Ｓｔ２Ｊ
とＲ２の内容ｒ　ｔ２＋　ｆ　ｔａＪとを比較する。こ
のステップＣ５でｒＲ１≦Ｒ２Ｊの場合はステップＣ６
に進み、ｒＲ１＞Ｒ２Ｊの場合はステップＣ７に進む。

今、ｒｊｌ＋ｓｔ＊Ｊとｒｔ２＋ｆｔａＪとの大小関係
は第６図（Ｄ）に示すとおりであるから、「Ｒ１≦Ｒ２
Ｊと判断されてステップＣ６が実行される。

ステップＣ６では、ｉ（−３）で指定される最短時間記
憶部７ＣのエリアＴ．即ちエリアＴ３に、Ｒ１の内容ｒ
ｔｔ＋ｓｊ２Ｊが最短時間「ｔ３」として記憶されると
共に、ｉで指定される経路フラグ記憶部７ｄのエリアＦ
ＧＩ即ちエリアＦＧ３にフラグ６Ｓ”が記憶される。こ
のステップＣ７の実行後は第４図の処理を終了し、第２
図のステップＡ８に進む。

ステップＡ８では、上述と同様にｉの内容「３」とブロ
ック数ｎ「４」とが比較される。この場合、ｒｉ＜ｎＪ
であるからステップＡＩＯが実行される。ステップＡＩ
Ｏにおいて、ｉが＋１されて「４」となる。このステッ
プＡＩＯの実行後はステップＡ３に戻る。

ｉ＝４のとき ステップＡ３では、ＮＩブロック評価が行なわれる。即
ち、ｉ（＝４）で指定されるブロック（この場合、第４
ブロック）の塗布範囲について、第６図（Ｅ）に示すＦ
の経路で塗布ヘッドの移動がシミュレーシロンされ、塗
布時間「ｆｔ４」が求められる。そして、この塗布時間
ｒｆｔ４Ｊは第６図（Ｅ）に示すように、ｉで指定され
る１ブロック時間記憶部７ａのエリアＦ．即ちエリアＦ
４に記憶される。

続くステップＡ４において、ｉの内容「４」とブロック
数ｎ「４」とが比較される。この場合、ｒｉ＝ｎＪと判
断されてステップＡ６に進む。

ステップ八〇では、第６図（Ｅ）に示すようにｊの内容
で指定される２ブロック時間記憶部７ｂのエリアＳｌ即
ちエリアＳ４にｒＯＪが記憶される。

コノステップＡ６の実行後はステップＡ７のＴＩの計算
処理のサブルーチンに進ム。

Ｔ１の計算処理 ステップＡ７では、上述と同様に第４図に示す処理が実
行される。

上記と同様に、ステップＣ１でｉの内容が「１」か否か
が判断される。いま、ｉの内容は「４」であるからｒｉ
＞ＩＪと判断されてステップＣ２に進む。

ステップＣ２において、「ｉ−２」で指定される最短時
間記憶部７ｃのエリアＴ１−２即ちエリアＴ２の内容「
ｔ２」と、ｒｉ−ＩＪで指定される２ブロック時間記憶
部７ｂのエリアＳ　＋　−　　即チ−ｒ−リアＳ３の内
容ｒｓｔａＪとを加算し、この加算結果ｒｊ２＋Ｓｔ３
Ｊを２ブロック採用時最短時間記憶部（Ｒｌ）９ａに記
憶する。このステップＣ２の実行後はステップＣ４に進
む。

ス７−ッ−ｊＣ４では、ｒｔ　　ＩＪで指定される最短
時間記憶部７ｃのエリアＴ，−，即ちエリアＴ３の内容
「ｔ３」と、ｉで指定される１ブロック時間記憶部７ａ
のエリアＦｉ即ちエリアＦ４の内容ｒｆｔ４Ｊとを加算
し、この加算結果ｒｔ３＋ｆｔｄを１ブロック採用時最
短時間記憶部（Ｒ２）９ｂに記憶する。

次に、ステップＣ５によりＲ１の内容「ｔ２＋Ｓｔ３Ｊ
とＲ２の内容ｒｔ３＋ｆｔ４Ｊとを比較する。いま、Ｒ
１の内容ｒｊ２＋ｓｔ３ＪとＲ２の内容「ｔ３＋ｆｔ４
」との大小関係は第６図（Ｅ）に示すとおりであるから
、ｒＲ１＞Ｒ２Ｊと判断されてステップＣ７が実行され
る。

ステップＣ７では、ｉ（＝４）で指定される最短時間記
憶部７ｃのエリアＴ，即ちエリアＴ４に、Ｒ２の内容ｒ
ｔａ＋ｆｔ４Ｊが最短時間「ｔ４」として記憶されると
共に、ｉで指定される経路フラグ記憶部７ｄのエリアＦ
ＧＩ即ちエリアＦＧ４にフラグｇ　Ｆｌ　ｌが記憶され
る。このステップＣ７の実行後は第４図の処理を終了し
、第２図のステッブＡ８に進む。

ステップＡ８では、上述と同様にｉの内容「４」とブロ
ック数ｎ「４」とが比較される。この場合、「ｉ≧ｎ」
であるからステップＡ９が実行される。

ステップＡ９において、ブロッキング処理が実行される
。

プロッキング処理 ステップＡ９のプロッキング処理は、ブロックの組合せ
を決定するもので、決定されたブロックの組合せは区切
りフラグ記憶部（Ｋ＋）７ｅに記憶される。このブロッ
キング処理のサブルーチンの詳細は第５図に示すとおり
である。第７図はプロッキング処理における経路フラグ
記憶部７ｄの記憶内容の変化を示す図である。いま、経
路フラグ記憶部７ｄの記憶内容は第７図（Ａ）に示す状
態になっている。

まず、ステップＤ１ではブロック数ｎ「４」がｉに書き
込まれる。次のステップＤ２において、ｉで指定される
経路フラグ記憶部７ｄのエリアＦＧｌ即ちエリアＦＧ．
の内容が判断される。このステップＤ２で、エリアＦＧ
Ｉの内容がｉ　Ｆｔの場合はステップＤ３に進み、′Ｓ
１の場合はステップＤ５に進む。この場合、エリアＦ　
Ｇ　ａの内容は“Ｆ”であるからステップＤ３が実行さ
れる。

ステップＤ３では、第７図（Ｂ）に示すように、ｉで指
定される区切りフラグ記憶部７ｅのエリアＫ＋即ちエリ
アＫ４に「ＯＮ」コードを書き込む。

次に、ステップＤ４によりｉが−１されて「３」になる
。続くステップＤ７では、ステップＣ１と同様にｉの内
容が判断される。いま、「ｉ＝３」であるから「ｉ≧１
」と判断されてステップＤ２に戻る。

ステップＤ２では上述と同様に、ｉで指定される経路フ
ラグ記憶部７ｄのエリアＦ　Ｇ　ｔ即ちエリアＦＧ３の
内容が判断される。今、エリアＦＧ．の内容は第７図（
Ｃ）に示すように、“Ｓ゜であるからステップＤ５に進
む。

ステップＤ５においては、第７図（Ｃ）に示すように、
ｉで指定される区切りフラグ記憶部７ｅのエリアＫ１即
ちエリアＫ３に「ＯＮ」コードを書き込むと共に、「ｉ
−１」で指定される区切りフラグ記憶部７ｅのエリアＫ
　＋−ｔ即ちエリアＫ２にｒＯＦＦＪコードを書き込む
。

次に、ステップＤ６ではｉが−２されて「１」になる。

続くステップＤ７では、ステップＣ１と同様にｉの内容
が判断される。いま％ｒｌ＝ＩＪであるから「ｉ≧１」
と判断されてステップＤ２に戻る。

ステップＤ２において、ｉで指定される経路フラグ記憶
部７ｄのエリアＦＧ．即ちエリアＦ　Ｇ　ｔの内容が判
断される。いま、エリアＦ　Ｇ　ｔの内容は第７図（Ｄ
）に示すように、′Ｆ′であるからステップＤ３が実行
される。

ステップＤ３では、第７図（Ｄ）に示すように、ｉで指
定される区切りフラグ記憶部７ｅのエリアＫ，即ちエリ
アＫ１に「ＯＮ」コードを書き込む。

次に、ステップＤ４によりｉが−１されて「０」になる
。続くステップＤ７では、ステップＣ１と同様にｉの内
容が判断される。いま、「ｉ＝０」であるからｒｉ＜Ｉ
Ｊと判断されて第５図のブロッキング処理を終了し、第
２図のステップＡｌｌが実行される。

上記プロッキング処理の結果、区切りフラグ記憶部７ｅ
の記憶内容は第７図（Ｅ）に示す状態になり、記号「▲
」で図示したように、第１・ブロックと第２ブロックと
の間および第３ブロックと第４ブロックとの間が区切り
となる。

さて、ステップＡｌｌのプログラム作成処理では、区切
りフラグ記憶部７ｅの記憶内容に基づいて、各ブロック
を１ブロック毎に分割するか、または２ブロック毎に分
割するかを判断する。そして、分割されたブロック毎に
最短時間で移動する経路を求め、座標データ記憶部４に
記憶された座標データを並べ変えた移動プログラムを作
成する。

作成された移動プログラムは、プログラムデータ記憶部
６に記憶される。このステップＡｌｌの実行により第２
図の移動プログラム作成処理を終了する。

［発明の効果］ 以上詳述したように、この発明によれば基板における複
数の塗布位置を塗布ヘッドが最短時間で移動する経路で
移動して最短時間で塗布剤を塗布できる移動プログラム
を作成する塗布装置における移動プログラム作成装置を
提供することができる。

【図面の簡単な説明】

図面は発明の一実施例を示すもので、第１図は回路構成
を示すブロック図、第２図ないし第５図は夫々動作を示
すフローチャート、第６図移動プログラム作成処理にお
ける最短時間で移動する経路のシミュレーシｅンおよび
メモリの記憶状態の変化を示す図、第７図はメモリの記
憧杖態の変化を示す図である。 １−ＣＰＵ，２−・・ブロック幅記憶部、３・・・基板
サイズ記憶部、４・・・座標データ記憶部、５・・・部
品データ記憶部、６・・・プログラムデータ記憶部、７
・・・ＲＡＭ１８−・・プロックカウンタ、９・・・ワ
ークメモリ。 墨２ｍｋ 錨３一 １１５１１

Claims (1)

1. 【特許請求の範囲】 　基板上における塗布剤の塗布位置を示す座標データに
   基づき塗布ヘッドの移動プログラムを作成する塗布装置
   における移動プログラム作成装置であって、 基板における塗布位置範囲を示す基板サイズを複数のブ
   ロックに分割するブロック化手段と、このブロック化手
   段により分割された１ブロックにおいて塗布ヘッドの移
   動に要する１ブロック時間を演算する１ブロック時間演
   算手段と、上記ブロック化手段により分割された上記１
   ブロックを含む２ブロックにおいて塗布ヘッドの移動に
   要する２ブロック時間を演算する２ブロック時間演算手
   段と、 上記１ブロック時間演算手段により演算された１ブロッ
   ク時間と２ブロック時間演算手段により演算された２ブ
   ロック時間とを比較して最短時間で移動する経路を決定
   する最短時間経路決定手段と、 この最短時間経路決定手段により決定された最短時間で
   移動する経路により座標データを配列した移動プログラ
   ムを作成するプログラム作成手段と を具備したことを特徴とする塗布装置における移動プロ
   グラム作成装置。