JPH06124202A - プログラムを実行するためのデジタル信号処理装置 - Google Patents
プログラムを実行するためのデジタル信号処理装置Info
- Publication number
- JPH06124202A JPH06124202A JP5158587A JP15858793A JPH06124202A JP H06124202 A JPH06124202 A JP H06124202A JP 5158587 A JP5158587 A JP 5158587A JP 15858793 A JP15858793 A JP 15858793A JP H06124202 A JPH06124202 A JP H06124202A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- digital signal
- program
- ordered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Programmable Controllers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 予め定められた命令の、ＲＯＭに記憶された
ライブラリを用いる、デジタル信号処理装置を提供す
る。 【構成】 命令をプログラムとして実行するために、シ
ーケンサ（６４）を介しユーザがアクセス可能な、ＲＯ
Ｍに記憶された、予め定められた命令のライブラリを用
いるデジタル信号処理装置である。さらに、この装置は
好ましくは、オンボードの命令ＲＯＭ（９０）に予め記
憶された命令を補充する、ユーザがプログラム可能な命
令ＲＡＭ（９２）を含んでもよい。
ライブラリを用いる、デジタル信号処理装置を提供す
る。 【構成】 命令をプログラムとして実行するために、シ
ーケンサ（６４）を介しユーザがアクセス可能な、ＲＯ
Ｍに記憶された、予め定められた命令のライブラリを用
いるデジタル信号処理装置である。さらに、この装置は
好ましくは、オンボードの命令ＲＯＭ（９０）に予め記
憶された命令を補充する、ユーザがプログラム可能な命
令ＲＡＭ（９２）を含んでもよい。
Description
【０００１】
【発明の背景】この発明は、デジタル信号処理装置に関
する。特定的には、この発明は、ユーザが定義付けたプ
ログラムルーチンに従うデジタル信号処理装置に関す
る。
する。特定的には、この発明は、ユーザが定義付けたプ
ログラムルーチンに従うデジタル信号処理装置に関す
る。
【０００２】先行技術の汎用デジタル信号処理装置は、
典型的に、読出専用メモリ（ＲＯＭ）構造のプログラム
メモリ、プログラムメモリを駆動するプログラムカウン
タ、部分結果を記憶するランダムアクセスメモリ（ＲＡ
Ｍ）構造のデータメモリ、予め記憶された定数を記憶す
るＲＯＭ構造の係数メモリ、および、一般的に予め定め
られた論理関係を確立するプログラムされた論理アレ
イ、算術演算論理ユニット（ＡＬＵ）、アキュムレー
タ、乗算器、およびシフタからなる、計算部分を含む。
典型的に、読出専用メモリ（ＲＯＭ）構造のプログラム
メモリ、プログラムメモリを駆動するプログラムカウン
タ、部分結果を記憶するランダムアクセスメモリ（ＲＡ
Ｍ）構造のデータメモリ、予め記憶された定数を記憶す
るＲＯＭ構造の係数メモリ、および、一般的に予め定め
られた論理関係を確立するプログラムされた論理アレ
イ、算術演算論理ユニット（ＡＬＵ）、アキュムレー
タ、乗算器、およびシフタからなる、計算部分を含む。
【０００３】そのような先行技術の汎用デジタル信号処
理装置に関して、ある問題がある。特定的には、そのよ
うな装置内のプログラムメモリ（ＲＯＭ）に常駐するプ
ログラムは、特定の適用のために設計され、または特定
の機械もしくは機能を駆動することを目標にしている。
そのような先行技術のデジタル信号処理装置の常駐プロ
グラムに対するいかなる変更も、機械語でＲＯＭに記憶
されるプログラムの全体の書換えによってのみ、なされ
得る。
理装置に関して、ある問題がある。特定的には、そのよ
うな装置内のプログラムメモリ（ＲＯＭ）に常駐するプ
ログラムは、特定の適用のために設計され、または特定
の機械もしくは機能を駆動することを目標にしている。
そのような先行技術のデジタル信号処理装置の常駐プロ
グラムに対するいかなる変更も、機械語でＲＯＭに記憶
されるプログラムの全体の書換えによってのみ、なされ
得る。
【０００４】一般的には、始めからデジタル信号処理装
置を設計するのに含まれるステップは、その装置により
実現される特定のプログラムのモデリングまたはシミュ
レーションを含む。そのようなモデリングは、高級計算
言語を利用して行なわれる。すなわち、プログラムによ
り機械レベルの言語に変換されるコマンドを用いる計算
言語であって、その機械レベルの言語により演算装置は
動作する。機械レベルの言語は一般的に、高級言語にほ
とんど似ていない。機械レベルの言語でプログラムを表
現すると、必然的に冗長となり、したがって、高級言語
から機械語へ変換が行なわれる間にエラーが増加する機
会を与える。そのようなエラーが増加する機会は、シス
テム「バグ」を生じさせ、必然的に、「バグ」の源を確
かめ、かつ新しい機械語コードを作成して発見された問
題を修正するのに、貴重な時間が費される。
置を設計するのに含まれるステップは、その装置により
実現される特定のプログラムのモデリングまたはシミュ
レーションを含む。そのようなモデリングは、高級計算
言語を利用して行なわれる。すなわち、プログラムによ
り機械レベルの言語に変換されるコマンドを用いる計算
言語であって、その機械レベルの言語により演算装置は
動作する。機械レベルの言語は一般的に、高級言語にほ
とんど似ていない。機械レベルの言語でプログラムを表
現すると、必然的に冗長となり、したがって、高級言語
から機械語へ変換が行なわれる間にエラーが増加する機
会を与える。そのようなエラーが増加する機会は、シス
テム「バグ」を生じさせ、必然的に、「バグ」の源を確
かめ、かつ新しい機械語コードを作成して発見された問
題を修正するのに、貴重な時間が費される。
【０００５】一旦正しい機械語が決定されると、外側の
独立ソースは通常、調査、設計補助、製造補助、および
要求された装置の製造を予想したプログラムセットアッ
プのテストに用いられる。そのような装置は通常、大量
製造のためにウェハの形態で集積回路に結合する複数の
マスクで、実現される。したがって、装置の販売により
収入が入り始めるまでに、かなりの先行投資を通常負う
ことになる。マスクプロセスが完了してはじめてシステ
ムまたはプログラムバグが発見されると、チップまたは
ウェハは除去されるに違いなく、“デバッグ”を続け製
造工程を通して処理が繰返されるように、プロセスは設
計段階又は（機械レベルの言語への）変換段階に戻る。
チップを再利用することはほとんど不可能であるので捨
てられるに違いなく、時には結果として回復不可能なエ
ンジニアリングおよび製造コストはかなりなものにな
る。プログラム解決の変更および、その結果生じるプロ
グラムを実現する機械コーディングの変更が決定される
と、後に誤りが発見された場合と同様のコストの影響を
被る。したがって、そのような先行技術のデジタル信号
処理装置は、実現され得るがほんの小さなプログラム変
更を要求するような革新を思い留まらせる。
独立ソースは通常、調査、設計補助、製造補助、および
要求された装置の製造を予想したプログラムセットアッ
プのテストに用いられる。そのような装置は通常、大量
製造のためにウェハの形態で集積回路に結合する複数の
マスクで、実現される。したがって、装置の販売により
収入が入り始めるまでに、かなりの先行投資を通常負う
ことになる。マスクプロセスが完了してはじめてシステ
ムまたはプログラムバグが発見されると、チップまたは
ウェハは除去されるに違いなく、“デバッグ”を続け製
造工程を通して処理が繰返されるように、プロセスは設
計段階又は（機械レベルの言語への）変換段階に戻る。
チップを再利用することはほとんど不可能であるので捨
てられるに違いなく、時には結果として回復不可能なエ
ンジニアリングおよび製造コストはかなりなものにな
る。プログラム解決の変更および、その結果生じるプロ
グラムを実現する機械コーディングの変更が決定される
と、後に誤りが発見された場合と同様のコストの影響を
被る。したがって、そのような先行技術のデジタル信号
処理装置は、実現され得るがほんの小さなプログラム変
更を要求するような革新を思い留まらせる。
【０００６】先行技術のデジタル信号処理装置を設計
し、また再プログラミングする問題を考慮すると、コス
トだけが重大な要因ではない。新しく設計されたデジタ
ル信号処理装置を製造するのにかかる時間は一般に、約
３ケ月程度である。問題を修正し、かつ改良を実現する
ための新しいマスクの生成および再プログラミングは、
完了までに６週間程度かかるだろう。そのような時間遅
延は結果として、今日の電子システム市場のように不安
定な競争市場で失われる販売における、重大な損失を招
くだろう。
し、また再プログラミングする問題を考慮すると、コス
トだけが重大な要因ではない。新しく設計されたデジタ
ル信号処理装置を製造するのにかかる時間は一般に、約
３ケ月程度である。問題を修正し、かつ改良を実現する
ための新しいマスクの生成および再プログラミングは、
完了までに６週間程度かかるだろう。そのような時間遅
延は結果として、今日の電子システム市場のように不安
定な競争市場で失われる販売における、重大な損失を招
くだろう。
【０００７】デジタル信号処理能力が、タイムリーでか
つ製造プロセスを少なくする現実のニーズにもっと応え
るようにするために、いくらかの努力が払われてきた。
たとえば、ＥＰＲＯＭ（書換え・消去可能な読出専用メ
モリ）素子が導入された。そのようなＥＰＲＯＭ素子
は、原形ＲＯＭ素子としての効用を有し、かつ集積装置
でのマスクの実現のための機械コードの送信に先立っ
て、デジタル信号処理装置のために開発された機械レベ
ルの言語をテストするのに、主として利用される。この
発明による装置のようなデジタル信号処理装置の利点
は、その小さなサイズ、その動作速度、およびその低い
コストである。この発明により予期されるタイプの応用
において、デジタル信号処理装置を広く利用するには、
ＥＰＲＯＭ素子は大きすぎ、速度が遅すぎ、かつ値が張
りすぎる。
つ製造プロセスを少なくする現実のニーズにもっと応え
るようにするために、いくらかの努力が払われてきた。
たとえば、ＥＰＲＯＭ（書換え・消去可能な読出専用メ
モリ）素子が導入された。そのようなＥＰＲＯＭ素子
は、原形ＲＯＭ素子としての効用を有し、かつ集積装置
でのマスクの実現のための機械コードの送信に先立っ
て、デジタル信号処理装置のために開発された機械レベ
ルの言語をテストするのに、主として利用される。この
発明による装置のようなデジタル信号処理装置の利点
は、その小さなサイズ、その動作速度、およびその低い
コストである。この発明により予期されるタイプの応用
において、デジタル信号処理装置を広く利用するには、
ＥＰＲＯＭ素子は大きすぎ、速度が遅すぎ、かつ値が張
りすぎる。
【０００８】したがって、装置において実現されるべき
命令のプログラミングに、コスト効率のよいタイムリー
な変更を加えやすいデジタル信号処理装置の必要があっ
た。そのような集積装置に利用できる増加された動作速
度という利益を実現するために、そのような改良された
デジタル信号処理装置がオンボードの命令ＲＯＭを用い
ることが望ましい。
命令のプログラミングに、コスト効率のよいタイムリー
な変更を加えやすいデジタル信号処理装置の必要があっ
た。そのような集積装置に利用できる増加された動作速
度という利益を実現するために、そのような改良された
デジタル信号処理装置がオンボードの命令ＲＯＭを用い
ることが望ましい。
【０００９】
【発明の概要】この発明は、シーケンサを介してユーザ
がアクセス可能な、ＲＯＭに記憶された予め定められた
命令のライブラリを用いるデジタル信号処理装置であ
る。さらにこの装置は好ましくは、オンボードの命令Ｒ
ＯＭに予め記憶された命令を補充するのにユーザがプロ
グラム可能な、命令ＲＡＭを含んでもよい。
がアクセス可能な、ＲＯＭに記憶された予め定められた
命令のライブラリを用いるデジタル信号処理装置であ
る。さらにこの装置は好ましくは、オンボードの命令Ｒ
ＯＭに予め記憶された命令を補充するのにユーザがプロ
グラム可能な、命令ＲＡＭを含んでもよい。
【００１０】特定的には、この発明は、順序付けされた
命令のスケジュールからなるプログラムを実行するため
の、デジタル信号処理装置である。この装置は好ましく
は、複数の命令からなる、予め定められた命令のライブ
ラリを記憶する命令メモリを含み、ライブラリ内のそれ
らの命令の各々は、アドレスを有する。シーケンスユニ
ットは、命令メモリに作動的に結合されてプログラムを
定義し、かつシーケンスユニットは、入力装置に応答し
てそれぞれの命令のアドレスを適切に指定し、プログラ
ムを定義するのに適当な順序付けされたスケジュールを
確立する。順序付けされた命令のスケジュールを実行す
る命令実行ユニットは、命令メモリから順序付けされた
命令のスケジュールを受取る。
命令のスケジュールからなるプログラムを実行するため
の、デジタル信号処理装置である。この装置は好ましく
は、複数の命令からなる、予め定められた命令のライブ
ラリを記憶する命令メモリを含み、ライブラリ内のそれ
らの命令の各々は、アドレスを有する。シーケンスユニ
ットは、命令メモリに作動的に結合されてプログラムを
定義し、かつシーケンスユニットは、入力装置に応答し
てそれぞれの命令のアドレスを適切に指定し、プログラ
ムを定義するのに適当な順序付けされたスケジュールを
確立する。順序付けされた命令のスケジュールを実行す
る命令実行ユニットは、命令メモリから順序付けされた
命令のスケジュールを受取る。
【００１１】好ましくは、この発明は集積構造において
実現され、かつ読出専用メモリ（ＲＯＭ）構造に命令を
記憶する第１の命令メモリおよびランダムアクセスメモ
リ（ＲＡＭ）構造に命令を記憶する第２の命令メモリを
含む、命令メモリを組込む。第２のメモリは入力装置に
応答して、入力装置から直接ユーザが生成した命令を受
取り、これを、プログラムを定義するのに利用できる、
命令のライブラリに記憶し、かつ利用する。
実現され、かつ読出専用メモリ（ＲＯＭ）構造に命令を
記憶する第１の命令メモリおよびランダムアクセスメモ
リ（ＲＡＭ）構造に命令を記憶する第２の命令メモリを
含む、命令メモリを組込む。第２のメモリは入力装置に
応答して、入力装置から直接ユーザが生成した命令を受
取り、これを、プログラムを定義するのに利用できる、
命令のライブラリに記憶し、かつ利用する。
【００１２】したがって、この発明の利点は、この装置
により実行されるプログラムを定義付けるためにユーザ
により指定される、利用可能な予め定められた命令のラ
イブラリを与えるプログラムを実行するためのデジタル
信号処理装置を提供することである。
により実行されるプログラムを定義付けるためにユーザ
により指定される、利用可能な予め定められた命令のラ
イブラリを与えるプログラムを実行するためのデジタル
信号処理装置を提供することである。
【００１３】この発明のさらなる利点は、読出専用メモ
リに記憶された命令ライブラリに含まれる命令から選択
された、順序付けられた命令のスケジュールとしてシー
ケンス装置により定義付けられるプログラムルーチンを
動かすための、ユーザが駆動するシーケンス装置を備え
たデジタル信号処理装置を提供することである。
リに記憶された命令ライブラリに含まれる命令から選択
された、順序付けられた命令のスケジュールとしてシー
ケンス装置により定義付けられるプログラムルーチンを
動かすための、ユーザが駆動するシーケンス装置を備え
たデジタル信号処理装置を提供することである。
【００１４】この発明のさらなる利点は、読出専用メモ
リ構造に命令のライブラリを含む命令を記憶する第１の
命令メモリ、およびランダムアクセスメモリ構造に命令
を記憶する第２の命令メモリを含み、その第２のメモリ
が命令のライブラリでの記憶と利用のためユーザが生成
した命令を受取りやすくされた、プログラムを実行する
デジタル信号処理装置を提供することである。
リ構造に命令のライブラリを含む命令を記憶する第１の
命令メモリ、およびランダムアクセスメモリ構造に命令
を記憶する第２の命令メモリを含み、その第２のメモリ
が命令のライブラリでの記憶と利用のためユーザが生成
した命令を受取りやすくされた、プログラムを実行する
デジタル信号処理装置を提供することである。
【００１５】この発明のさらなる目的および特徴は、こ
の発明の好ましい実施例を示す添付図面を考慮すると、
以下の明細書および前掲の特許請求の範囲から明らかと
なるだろう。
の発明の好ましい実施例を示す添付図面を考慮すると、
以下の明細書および前掲の特許請求の範囲から明らかと
なるだろう。
【００１６】
【実施例の詳細な説明】図１は、典型的な先行技術のデ
ジタル信号処理装置の概略ブロック図である。図１で
は、デジタル信号処理装置１０は、プログラムカウンタ
１４および実行ユニット１６を含むデジタル信号処理エ
ンジン１２を含んで図示されている。実行ユニット１６
は、プログラムされた論理アレイ１８および計算部分２
０を含む。計算部分２０は典型的に、算術演算論理装
置、アキュムレータ、乗算器、シフタ（図示せず）のよ
うなユニットを含む。
ジタル信号処理装置の概略ブロック図である。図１で
は、デジタル信号処理装置１０は、プログラムカウンタ
１４および実行ユニット１６を含むデジタル信号処理エ
ンジン１２を含んで図示されている。実行ユニット１６
は、プログラムされた論理アレイ１８および計算部分２
０を含む。計算部分２０は典型的に、算術演算論理装
置、アキュムレータ、乗算器、シフタ（図示せず）のよ
うなユニットを含む。
【００１７】デジタル信号処理装置１０はさらに、命令
メモリ２２およびデータメモリ２４を含む。命令メモリ
２２は、読出専用メモリ（ＲＯＭ）またはランダムアク
セスメモリ（ＲＡＭ）構造のどちらかであり、データメ
モリ２４は通常、ランダムアクセスメモリ（ＲＡＭ）構
造である。さらに係数メモリのような記憶ユニットも通
常含まれるが、ここではこの発明の理解を簡単にするた
めに省略される。命令メモリ２２は命令バス２６を介し
プログラムカウンタ１４と動作的に結合される。データ
メモリ２４はデータバス２８を介しプログラムされた論
理アレイ１８と動作的に結合され、かつ接続バス２７を
介し命令メモリ２２と動作的に結合される。計算部分２
０は第２のデータバス３０を介してデータバス２８に接
続され、かつ第２の命令バス３２を介してプログラムさ
れた論理アレイ１８に動作的に接続される。プログラム
カウンタ１４はプログラムバス３４を介してプログラム
された論理アレイ１８に動作的に接続される。
メモリ２２およびデータメモリ２４を含む。命令メモリ
２２は、読出専用メモリ（ＲＯＭ）またはランダムアク
セスメモリ（ＲＡＭ）構造のどちらかであり、データメ
モリ２４は通常、ランダムアクセスメモリ（ＲＡＭ）構
造である。さらに係数メモリのような記憶ユニットも通
常含まれるが、ここではこの発明の理解を簡単にするた
めに省略される。命令メモリ２２は命令バス２６を介し
プログラムカウンタ１４と動作的に結合される。データ
メモリ２４はデータバス２８を介しプログラムされた論
理アレイ１８と動作的に結合され、かつ接続バス２７を
介し命令メモリ２２と動作的に結合される。計算部分２
０は第２のデータバス３０を介してデータバス２８に接
続され、かつ第２の命令バス３２を介してプログラムさ
れた論理アレイ１８に動作的に接続される。プログラム
カウンタ１４はプログラムバス３４を介してプログラム
された論理アレイ１８に動作的に接続される。
【００１８】図１に示される先行技術の装置では、予め
定められた個々の命令のシーケンスを含むプログラムの
形で、命令が命令メモリ２２に記憶される。個別の命令
の各々が命令メモリ２２内に特有のそれぞれのアドレス
を有する。たとえば、ある関数（たとえば高速フーリエ
変換アルゴリズム）が、命令メモリ２２に含まれるプロ
グラムにおいて２回実行されるなら、そのような関数の
遂行のため要求されるそのそれぞれの命令において実現
される、高速フーリエ変換の表現は、２回表わされなけ
ればならない。すなわち、プログラムカウンタ１４は、
命令メモリ２２内のプログラムの個別命令の順次アドレ
ッシングを行なって、個別命令の各々に対するそれぞれ
の先頭アドレスの後をたどり、かつ命令バス２６および
プログラムバス３４を介してプログラムされた論理アレ
イ１８へその命令を伝達する。
定められた個々の命令のシーケンスを含むプログラムの
形で、命令が命令メモリ２２に記憶される。個別の命令
の各々が命令メモリ２２内に特有のそれぞれのアドレス
を有する。たとえば、ある関数（たとえば高速フーリエ
変換アルゴリズム）が、命令メモリ２２に含まれるプロ
グラムにおいて２回実行されるなら、そのような関数の
遂行のため要求されるそのそれぞれの命令において実現
される、高速フーリエ変換の表現は、２回表わされなけ
ればならない。すなわち、プログラムカウンタ１４は、
命令メモリ２２内のプログラムの個別命令の順次アドレ
ッシングを行なって、個別命令の各々に対するそれぞれ
の先頭アドレスの後をたどり、かつ命令バス２６および
プログラムバス３４を介してプログラムされた論理アレ
イ１８へその命令を伝達する。
【００１９】プログラムされた論理アレイ１８は受取ら
れた命令にある予め定められた論理関係を負わせ、かつ
第２の命令バス３２を介して計算部分２０へプログラム
可能な論理出力を伝達する。計算部分２０は与えられた
プログラムされた論理出力に応答して、数学または他の
論理関数を実行し、最後にライン２１で出力を生成す
る。計算部分２０は、中間ステップとして、第２のデー
タバス３０およびデータバス２８を介し伝達される、部
分結果（partial result）を生じ、これは接続バス２７
および命令バス２６を介し、データメモリ２４に記憶ま
たは命令メモリ２２に記憶される。そのような記憶され
た部分結果は、プログラムカウンタ１４によりアクセス
されて、プログラムされた論理アレイ１８に与えられ、
またデータバス２８を介しプログラムされた論理アレイ
に直接与えられてもよい。
れた命令にある予め定められた論理関係を負わせ、かつ
第２の命令バス３２を介して計算部分２０へプログラム
可能な論理出力を伝達する。計算部分２０は与えられた
プログラムされた論理出力に応答して、数学または他の
論理関数を実行し、最後にライン２１で出力を生成す
る。計算部分２０は、中間ステップとして、第２のデー
タバス３０およびデータバス２８を介し伝達される、部
分結果（partial result）を生じ、これは接続バス２７
および命令バス２６を介し、データメモリ２４に記憶ま
たは命令メモリ２２に記憶される。そのような記憶され
た部分結果は、プログラムカウンタ１４によりアクセス
されて、プログラムされた論理アレイ１８に与えられ、
またデータバス２８を介しプログラムされた論理アレイ
に直接与えられてもよい。
【００２０】図２はこの発明の好ましい実施例の概略ブ
ロック図である。図２では、改良されたデジタル信号処
理装置５０が、デジタル信号処理エンジン５１、命令メ
モリ５４、およびデータメモリ５６を含んで示される。
デジタル信号処理エンジン５１は、プログラムカウンタ
５２および実行ユニット５８を含む。実行ユニット５８
はプログラムされた論理アレイ６０および計算部分６２
を含む。改良されたデジタル信号処理装置５０にさらに
含まれるものは、シーケンサ６４である。
ロック図である。図２では、改良されたデジタル信号処
理装置５０が、デジタル信号処理エンジン５１、命令メ
モリ５４、およびデータメモリ５６を含んで示される。
デジタル信号処理エンジン５１は、プログラムカウンタ
５２および実行ユニット５８を含む。実行ユニット５８
はプログラムされた論理アレイ６０および計算部分６２
を含む。改良されたデジタル信号処理装置５０にさらに
含まれるものは、シーケンサ６４である。
【００２１】シーケンサ６４はシーケンスバス６６を介
してプログラムカウンタ５２に動作的に接続され、プロ
グラムカウンタ５２は命令バス６８を介して命令メモリ
５４に動作的に接続される。プログラム論理アレイ６０
はデータバス７０を介してデータメモリ５６に動作的に
接続される。計算部分６２は第２の命令バス７２を介し
てプログラムされた論理アレイ６０に動作的に接続さ
れ、かつ第２のデータバス７４を介してデータバス７０
に動作的に接続される。バス６８、７０は接続バス７６
を介して相互接続される。
してプログラムカウンタ５２に動作的に接続され、プロ
グラムカウンタ５２は命令バス６８を介して命令メモリ
５４に動作的に接続される。プログラム論理アレイ６０
はデータバス７０を介してデータメモリ５６に動作的に
接続される。計算部分６２は第２の命令バス７２を介し
てプログラムされた論理アレイ６０に動作的に接続さ
れ、かつ第２のデータバス７４を介してデータバス７０
に動作的に接続される。バス６８、７０は接続バス７６
を介して相互接続される。
【００２２】シーケンサ６４はユーザが制御するキーボ
ードの形を採るかもしれない入力装置７８、または他の
データ入力装置に応答する。入力データは、用いられる
それぞれの入力装置に適する接続８０を介して、シーケ
ンサ６４に与えられる。入力装置７８も適当な接続８２
を介して命令メモリ５４に動作的に接続される。
ードの形を採るかもしれない入力装置７８、または他の
データ入力装置に応答する。入力データは、用いられる
それぞれの入力装置に適する接続８０を介して、シーケ
ンサ６４に与えられる。入力装置７８も適当な接続８２
を介して命令メモリ５４に動作的に接続される。
【００２３】図２に示されるこの発明の好ましい実施例
では、改良されたデジタル信号処理装置５０は単一の基
板８４上で集積回路において実現される。
では、改良されたデジタル信号処理装置５０は単一の基
板８４上で集積回路において実現される。
【００２４】図１の先行技術によるデジタル信号処理装
置と図２の改良されたデジタル信号処理装置５０との間
には、３つの重要な相違が存在する。
置と図２の改良されたデジタル信号処理装置５０との間
には、３つの重要な相違が存在する。
【００２５】１．シーケンサ６４の存在、 ２．プログラムカウンタ５２とプログラムされた論理ア
レイ６０との間には直接の接続が無いこと、 ３．命令メモリ５４がフォーマットされ、かつ命令メモ
リ２２とは異なるように構成されること。
レイ６０との間には直接の接続が無いこと、 ３．命令メモリ５４がフォーマットされ、かつ命令メモ
リ２２とは異なるように構成されること。
【００２６】具体的には、命令メモリ５４は読出専用メ
モリ（ＲＯＭ）部分９０およびランダムアクセスメモリ
（ＲＡＭ）部分９２を含む。ＲＯＭ部分９０に記憶され
るのは、デジタル信号処理装置５０が用いられるであろ
う様々な応用を処理するのに役立つ、ルーチンの「ター
ンキー」集合として意図された、予め定められた命令の
集合である。好ましくはＲＯＭ部分９０に記憶されるで
あろう、このタイプの予め定められた命令の例は、以下
のようなものである。
モリ（ＲＯＭ）部分９０およびランダムアクセスメモリ
（ＲＡＭ）部分９２を含む。ＲＯＭ部分９０に記憶され
るのは、デジタル信号処理装置５０が用いられるであろ
う様々な応用を処理するのに役立つ、ルーチンの「ター
ンキー」集合として意図された、予め定められた命令の
集合である。好ましくはＲＯＭ部分９０に記憶されるで
あろう、このタイプの予め定められた命令の例は、以下
のようなものである。
【００２７】プログラム可能リード／ラグフィルタおよ
びインティグレータ機能 プログラム可能トーンジェネレータ機能、 再帰平均化フィルタ機能、 プログラム可能スレッショルドコンパレータ機能、 評価／予測機能、 様々なカウンタおよび機能、 平方根、除算、およびＸn のような、特別な数学機能。
びインティグレータ機能 プログラム可能トーンジェネレータ機能、 再帰平均化フィルタ機能、 プログラム可能スレッショルドコンパレータ機能、 評価／予測機能、 様々なカウンタおよび機能、 平方根、除算、およびＸn のような、特別な数学機能。
【００２８】特にユーザが生成した命令をＲＡＭ部分９
２に記憶して注文を設計のターンキールーチンとして利
用するように、ＲＡＭ部分９２が接続８２を介して入力
装置７８に接続される。
２に記憶して注文を設計のターンキールーチンとして利
用するように、ＲＡＭ部分９２が接続８２を介して入力
装置７８に接続される。
【００２９】シーケンサ６４はＲＡＭ型メモリ能力を含
み、そこでは、どのターンキールーチンが実行されるべ
きかを特定し、かつそれらの実行順序を特定するだけ
で、命令メモリ５４のＲＯＭ部分９０およびＲＡＭ部分
９２に記憶される、それぞれのターンキールーチンの利
用順序を、ユーザが簡単に特定するだろう。すなわち、
シーケンス６４は複数の順序付けられた識別子を記憶で
き、その順序付けられた識別子の各々は、ＲＯＭ部分９
０またはＲＡＭ部分９２に記憶される１つのターンキー
ルーチンを一意的に識別し、かつシーケンス６４に記憶
される順序付けられた識別子の完全な集合は、デジタル
信号処理装置５０により実行されるプログラムを構成す
る。順序付けられた識別子を用いて予め決定されたター
ンキールーチンを有効に識別する方式は、ターンキール
ーチン（機械語で表わされる）のどれを用いてプログラ
ムを行なうかを識別する、より高いプログラミング能力
を与えるまでになる。さらに、たとえば２回、ある数学
的機能を実行しようとするなら、機械語で数学機能を再
記述する必要はなく、命令メモリ５４（たとえばＲＯＭ
部分９０またはＲＡＭ部分９２のどちらかにおいて）に
記憶されその特定の数学機能を実行するのに必要な命令
をプログラムするよう、ユーザはその数学機能に対する
順序付けられた識別子を２回だけ特定すればよい。デジ
タル信号処理装置５０にそのようなより高いプログラミ
ング能力を与えることにより、図１に示される先行技術
による装置を利用して装置をプログラムするにあたって
遭遇する、主要な原因を排除する。さらに、（たとえば
ユーザが）生成中のエラーを修正するためか、またはプ
ログラムを修正して改良を組込むためかのどちらかでプ
ログラムを変更しようとするなら、そのような変更を行
なうのに必要なのは単に、シーケンサ６４に適切な順序
識別子を再入することだけである。
み、そこでは、どのターンキールーチンが実行されるべ
きかを特定し、かつそれらの実行順序を特定するだけ
で、命令メモリ５４のＲＯＭ部分９０およびＲＡＭ部分
９２に記憶される、それぞれのターンキールーチンの利
用順序を、ユーザが簡単に特定するだろう。すなわち、
シーケンス６４は複数の順序付けられた識別子を記憶で
き、その順序付けられた識別子の各々は、ＲＯＭ部分９
０またはＲＡＭ部分９２に記憶される１つのターンキー
ルーチンを一意的に識別し、かつシーケンス６４に記憶
される順序付けられた識別子の完全な集合は、デジタル
信号処理装置５０により実行されるプログラムを構成す
る。順序付けられた識別子を用いて予め決定されたター
ンキールーチンを有効に識別する方式は、ターンキール
ーチン（機械語で表わされる）のどれを用いてプログラ
ムを行なうかを識別する、より高いプログラミング能力
を与えるまでになる。さらに、たとえば２回、ある数学
的機能を実行しようとするなら、機械語で数学機能を再
記述する必要はなく、命令メモリ５４（たとえばＲＯＭ
部分９０またはＲＡＭ部分９２のどちらかにおいて）に
記憶されその特定の数学機能を実行するのに必要な命令
をプログラムするよう、ユーザはその数学機能に対する
順序付けられた識別子を２回だけ特定すればよい。デジ
タル信号処理装置５０にそのようなより高いプログラミ
ング能力を与えることにより、図１に示される先行技術
による装置を利用して装置をプログラムするにあたって
遭遇する、主要な原因を排除する。さらに、（たとえば
ユーザが）生成中のエラーを修正するためか、またはプ
ログラムを修正して改良を組込むためかのどちらかでプ
ログラムを変更しようとするなら、そのような変更を行
なうのに必要なのは単に、シーケンサ６４に適切な順序
識別子を再入することだけである。
【００３０】（ＲＯＭ部分９０内の）予め記憶された命
令のライブラリを利用してユーザがデジタル信号処理装
置のプログラムを行なうような能力は、特に、ＲＡＭ部
分９２でプログラムを生成する命令のライブラリの一部
として利用される、メモリにおいてユーザが注文するタ
ーンキールーチンを取込むことでさらに容易にされてい
るので、デジタル信号処理装置に対して長く感じられて
いた必要性を処理する。すなわち、エラーまたはプログ
ラムに変更を組み入れるという不利益な結果を、ユーザ
が回避できるようなデジタル信号処理装置の、融通性の
あるプログラミングのための能力である。特定的には、
そのような融通性のある、ユーザが特定するプログラミ
ング能力は、そのような変更を実行するため再利用し得
ない損失製品、新しいカスタムチップ製造のために準備
されるマスクの再設計および他の製造ステップにおける
損失時間、前述の不利益のために、そうでない場合に所
望されるであろう変更を避けるときの損失機会、および
プログラム変更のための外部ベンダーからのターンアラ
ウンドにおける損失時間、を回避することを容易にす
る。
令のライブラリを利用してユーザがデジタル信号処理装
置のプログラムを行なうような能力は、特に、ＲＡＭ部
分９２でプログラムを生成する命令のライブラリの一部
として利用される、メモリにおいてユーザが注文するタ
ーンキールーチンを取込むことでさらに容易にされてい
るので、デジタル信号処理装置に対して長く感じられて
いた必要性を処理する。すなわち、エラーまたはプログ
ラムに変更を組み入れるという不利益な結果を、ユーザ
が回避できるようなデジタル信号処理装置の、融通性の
あるプログラミングのための能力である。特定的には、
そのような融通性のある、ユーザが特定するプログラミ
ング能力は、そのような変更を実行するため再利用し得
ない損失製品、新しいカスタムチップ製造のために準備
されるマスクの再設計および他の製造ステップにおける
損失時間、前述の不利益のために、そうでない場合に所
望されるであろう変更を避けるときの損失機会、および
プログラム変更のための外部ベンダーからのターンアラ
ウンドにおける損失時間、を回避することを容易にす
る。
【００３１】シーケンサ６４は、シーケンサスロットメ
モリ、およびＲＯＭ部分９０またはＲＡＭ部分９２を区
別することなくこの２つの部分のどちらかで命令メモリ
５４に記憶された各命令の開始アドレスを指す、ユーザ
がプログラム可能なＲＡＭを用いる。プログラムカウン
タ５２はシーケンス６４と協働して動作し、命令メモリ
５４の内部構造のどこに、特定のターンキールーチンを
発見するための適切なポインタが位置するかをたどる。
データメモリ５６は主として、データバス７０を介し受
取られる実行ユニット５８の部分結果を記憶するのに用
いられる。データメモリ５６はさらに、命令メモリ５４
に記憶されたターンキールーチンのあるもののために要
求される係数または定数を、獲得したそれらのターンキ
ールーチンにより用いられるように記憶する、係数また
は定数ＲＡＭとして用いられてもよい。もちろん、要求
された定数および係数は、別の記憶装置（図示せず）
に、同様に保持されてもよい。したがって、シーケンサ
６４に応答し、かつプログラムカウンタ５２により跡を
たどられて、命令メモリ５４は、プログラムされた論理
アレイ６０に確立されたプログラムされた論理関係によ
り、論理的な実行のために、バス６８、７６、７０を介
してプログラムされた論理アレイ６０命令を伝達する。
したがって、命令は第２の命令バス７２または第２のデ
ータバス７４を介して計算部分６２に伝達されることも
ある。計算部分６２からの結果は後に命令ステップで用
いるため、バス７４、７０を介しデータメモリ５６に伝
達されてもよく（部分結果の場合）、またはライン６３
で出力として生成されてもよい。
モリ、およびＲＯＭ部分９０またはＲＡＭ部分９２を区
別することなくこの２つの部分のどちらかで命令メモリ
５４に記憶された各命令の開始アドレスを指す、ユーザ
がプログラム可能なＲＡＭを用いる。プログラムカウン
タ５２はシーケンス６４と協働して動作し、命令メモリ
５４の内部構造のどこに、特定のターンキールーチンを
発見するための適切なポインタが位置するかをたどる。
データメモリ５６は主として、データバス７０を介し受
取られる実行ユニット５８の部分結果を記憶するのに用
いられる。データメモリ５６はさらに、命令メモリ５４
に記憶されたターンキールーチンのあるもののために要
求される係数または定数を、獲得したそれらのターンキ
ールーチンにより用いられるように記憶する、係数また
は定数ＲＡＭとして用いられてもよい。もちろん、要求
された定数および係数は、別の記憶装置（図示せず）
に、同様に保持されてもよい。したがって、シーケンサ
６４に応答し、かつプログラムカウンタ５２により跡を
たどられて、命令メモリ５４は、プログラムされた論理
アレイ６０に確立されたプログラムされた論理関係によ
り、論理的な実行のために、バス６８、７６、７０を介
してプログラムされた論理アレイ６０命令を伝達する。
したがって、命令は第２の命令バス７２または第２のデ
ータバス７４を介して計算部分６２に伝達されることも
ある。計算部分６２からの結果は後に命令ステップで用
いるため、バス７４、７０を介しデータメモリ５６に伝
達されてもよく（部分結果の場合）、またはライン６３
で出力として生成されてもよい。
【００３２】したがって、命令メモリ５４は、図１に関
連して述べられた先行技術によるデジタル信号処理装置
１０と異なり、プログラムを記憶するのに用いられな
い。代わりに、命令メモリ５４はここでは本当に、シー
ケンサ６４に記憶されたユーザが定義する順序付けられ
た識別子により、入力装置７８を介しプログラムカウン
タ５２によって引出される命令のカタログである。この
ようなユーザ制御を与えることにより、デジタル信号処
理装置１０（図１）で要求されるような機会言語での命
令の書込に比べてより高いレベルのプログラム能力が与
えられる。デジタル信号処理装置５０のより高いレベル
の命令能力を、プログラムで利用される命令メモリ５４
においての「中間レベル」命令（たとえば機能的な命
令）と特徴付けることができるかもしれない。当業者
は、シーケンスのグループ分けまたは中間レベル命令の
グループ分けを制御する、さらなる中間レベル命令また
は「より高いレベル」の命令が、シーケンサトリー、す
なわち階層的に配列されたシーケンサのアレイにより与
えられることを認識するだろう。
連して述べられた先行技術によるデジタル信号処理装置
１０と異なり、プログラムを記憶するのに用いられな
い。代わりに、命令メモリ５４はここでは本当に、シー
ケンサ６４に記憶されたユーザが定義する順序付けられ
た識別子により、入力装置７８を介しプログラムカウン
タ５２によって引出される命令のカタログである。この
ようなユーザ制御を与えることにより、デジタル信号処
理装置１０（図１）で要求されるような機会言語での命
令の書込に比べてより高いレベルのプログラム能力が与
えられる。デジタル信号処理装置５０のより高いレベル
の命令能力を、プログラムで利用される命令メモリ５４
においての「中間レベル」命令（たとえば機能的な命
令）と特徴付けることができるかもしれない。当業者
は、シーケンスのグループ分けまたは中間レベル命令の
グループ分けを制御する、さらなる中間レベル命令また
は「より高いレベル」の命令が、シーケンサトリー、す
なわち階層的に配列されたシーケンサのアレイにより与
えられることを認識するだろう。
【００３３】図３は、代わりとなり得るこの発明の実施
例の概略ブロック図である。図３では、デジタル信号処
理装置１５０は、より高いレベルの命令能力を与えるシ
ーケンサトリーを用いるように図示される。デジタル信
号処理装置１５０は、ＲＯＭ部分およびＲＡＭ部分（図
３には詳細に図示せず）を含む命令メモリ１５４、プロ
グラムカウンタ１５２、データメモリ１５６、およびプ
ログラムされた論理アレイ１６０と計算部分１６２とを
含む実行ユニット１５８を含む。バス１６８、１７０、
１７２、１７４、１７６は、図２に示される類似したバ
ス構造に関して述べられたのと実質的に同じ態様で、デ
ジタル信号処理装置１５０の要素を相互接続する。
例の概略ブロック図である。図３では、デジタル信号処
理装置１５０は、より高いレベルの命令能力を与えるシ
ーケンサトリーを用いるように図示される。デジタル信
号処理装置１５０は、ＲＯＭ部分およびＲＡＭ部分（図
３には詳細に図示せず）を含む命令メモリ１５４、プロ
グラムカウンタ１５２、データメモリ１５６、およびプ
ログラムされた論理アレイ１６０と計算部分１６２とを
含む実行ユニット１５８を含む。バス１６８、１７０、
１７２、１７４、１７６は、図２に示される類似したバ
ス構造に関して述べられたのと実質的に同じ態様で、デ
ジタル信号処理装置１５０の要素を相互接続する。
【００３４】図３に示されるこの発明の実施例では、シ
ーケンサ１８０のアレイを含むシーケンサトリーは、シ
ーケンサの第１の段がＳ1,1 、Ｓ1,2 、Ｓ1,3 、…Ｓ
1,n となり、シーケンサの第２の段がＳ2,1 、Ｓ2,2 、
Ｓ2,3 、…Ｓ2,n となり、シーケンサのｍ番目の段がＳ
m,1 、Ｓm,2 、Ｓm,3 、…Ｓm,n となるように階層的に
配列される。したがってシーケンサアレイ１８０は、最
も低いオーダのシーケンサの段（Ｓ1,n の系列）から、
最も高いオーダの段（Ｓm,n の系列）まで、階層的に順
序付けられる。様々なシーケンサの段は、階層的に順序
付けられた所与のシーケンサの段のそれぞれの所与のシ
ーケンサが、そのそれぞれの記憶され順序付けられた識
別子において、いずれかのより低いオーダのシーケンサ
の段で記憶され、順序付けられた識別子を指定すること
を可能にし、または命令メモリ１５４のＲＯＭ部分かＲ
ＡＭ部分かのどちらかで命令メモリ１５４に記憶された
命令（たとえばターンキールーチン）のライブラリの、
選択された命令を指定するような態様で、バスネットワ
ーク１８２により相互接続される。
ーケンサ１８０のアレイを含むシーケンサトリーは、シ
ーケンサの第１の段がＳ1,1 、Ｓ1,2 、Ｓ1,3 、…Ｓ
1,n となり、シーケンサの第２の段がＳ2,1 、Ｓ2,2 、
Ｓ2,3 、…Ｓ2,n となり、シーケンサのｍ番目の段がＳ
m,1 、Ｓm,2 、Ｓm,3 、…Ｓm,n となるように階層的に
配列される。したがってシーケンサアレイ１８０は、最
も低いオーダのシーケンサの段（Ｓ1,n の系列）から、
最も高いオーダの段（Ｓm,n の系列）まで、階層的に順
序付けられる。様々なシーケンサの段は、階層的に順序
付けられた所与のシーケンサの段のそれぞれの所与のシ
ーケンサが、そのそれぞれの記憶され順序付けられた識
別子において、いずれかのより低いオーダのシーケンサ
の段で記憶され、順序付けられた識別子を指定すること
を可能にし、または命令メモリ１５４のＲＯＭ部分かＲ
ＡＭ部分かのどちらかで命令メモリ１５４に記憶された
命令（たとえばターンキールーチン）のライブラリの、
選択された命令を指定するような態様で、バスネットワ
ーク１８２により相互接続される。
【００３５】そのような態様により、「より高いレベ
ル」の命令は、記憶され順序付けられた識別子のより低
いオーダのシーケンサの集合のグループ分けを選択する
ことによって形成されるず、さらに低いオーダの記憶さ
れ順序付けられた識別子をその各々が指定するだろう。
ル」の命令は、記憶され順序付けられた識別子のより低
いオーダのシーケンサの集合のグループ分けを選択する
ことによって形成されるず、さらに低いオーダの記憶さ
れ順序付けられた識別子をその各々が指定するだろう。
【００３６】当業者が認識するように、より多くの、よ
り高いレベルのシーケンサの段を付加することは、デジ
タル信号処理装置１５０の動作速度を維持するために、
第１のシーケンサの段（Ｓ1,n の系列）に対するクロッ
ク速度を高くすることを要求するだろう。クロック速度
の増加に対するそのような必要を緩和するために、第１
のシーケンサの段（Ｓ1,n の系列）の、いくらかまたは
すべてに対して、さらに実行ユニット１５８（図３に図
示せず）および支持ユニット（たとえばプログラムカウ
ンタ１５２、命令メモリ１５４、データメモリ１５６）
を与えることが可能である。
り高いレベルのシーケンサの段を付加することは、デジ
タル信号処理装置１５０の動作速度を維持するために、
第１のシーケンサの段（Ｓ1,n の系列）に対するクロッ
ク速度を高くすることを要求するだろう。クロック速度
の増加に対するそのような必要を緩和するために、第１
のシーケンサの段（Ｓ1,n の系列）の、いくらかまたは
すべてに対して、さらに実行ユニット１５８（図３に図
示せず）および支持ユニット（たとえばプログラムカウ
ンタ１５２、命令メモリ１５４、データメモリ１５６）
を与えることが可能である。
【００３７】与えられた詳細な図面および明細書の例は
この発明の好ましい実施例を述べているが、それらは図
解の目的のためのものであり、この発明の装置は開示さ
れた正確な詳細および状態に限定されるものではなく、
様々な変更は、前掲の特許請求の範囲により定義される
この発明の精神から離れることなく、形成され得る。
この発明の好ましい実施例を述べているが、それらは図
解の目的のためのものであり、この発明の装置は開示さ
れた正確な詳細および状態に限定されるものではなく、
様々な変更は、前掲の特許請求の範囲により定義される
この発明の精神から離れることなく、形成され得る。
【図１】先行技術によるデジタル信号処理装置の概略ブ
ロック図である。
ロック図である。
【図２】この発明の好ましい実施例の概略ブロック図で
ある。
ある。
【図３】この発明の、代わりとなる実施例の概略ブロッ
ク図である。
ク図である。
５０ デジタル信号処理装置 ５４ 命令メモリ ６４ シーケンサ
Claims (16)
- 【請求項１】 プログラムを実行するためのデジタル信
号処理装置であって、前記プログラムは順序付けられた
命令のスケジュールを含み、前記装置は、 複数の命令を含む予め定められた命令のライブラリを記
憶するための命令メモリ手段を含み、前記命令のライブ
ラリの前記命令の各々はアドレスを有し、さらに、 前記命令メモリと作動的に接続され、前記プログラムを
定義するためのシーケンス手段を含み、前記シーケンス
手段は、入力手段に応答して前記プログラムを定義付け
るのに適切な前記順序付けられたスケジュールを確立す
るために、前記アドレスの適切なものを指定し、前記入
力手段は集積構造の外部にあり、さらに、 前記順序付けられた命令のスケジュールを実行するため
の命令実行手段を含み、前記命令実行手段は前記命令メ
モリ手段から前記順序付けられた命令のスケジュールを
受取る、装置。 - 【請求項２】 前記命令メモリ手段が、読出専用メモリ
構造に命令を記憶する第１の命令メモリおよびランダム
アクセスメモリ構造に命令を記憶する第２の命令メモリ
を含み、前記第２のメモリが前記入力手段に応答して、
前記入力手段から直接ユーザが生成した命令を受取って
記憶し、前記ユーザが生成した命令は前記命令のライブ
ラリに含まれる、請求項１に記載のデジタル信号処理装
置。 - 【請求項３】 前記シーケンサ手段が複数の順序付けら
れたコードを認識し、前記複数の順序付けられたコード
のそれぞれ順序付けられたコードの各々は前記命令のラ
イブラリのそれぞれの命令に関連し、前記シーケンサ手
段が、前記入力手段から前記複数の順序付けられたコー
ドのうちの、ユーザが選択した順序付けられたコードを
受取り、前記ユーザが選択した順序付けられたコード
は、前記順序付けられたスケジュールに含まれる命令を
指定し、前記シーケンサ手段は、前記ユーザが選択した
順序付けられたコードの各々を適切なアドレスに変換し
て前記命令メモリ手段内で前記命令のライブラリのそれ
ぞれの命令の位置を一意的に決定する、請求項１に記載
のデジタル信号処理装置。 - 【請求項４】 前記シーケンサ手段が複数の順序付けら
れたコードを認識し、前記複数の順序付けられたコード
のそれぞれ順序付けられたコードの各々は、前記命令の
ライブラリのそれぞれの命令と関連し、前記シーケンサ
手段は、前記入力手段から前記複数の順序付けられたコ
ードのうちのユーザが選択した順序付けられたコードを
受取り、前記ユーザが選択した順序付けられたコード
は、前記順序付けられたスケジュールに含まれる命令を
指定し、前記シーケンサ手段は、前記ユーザが選択した
順序付けられたコードの各々を適切なアドレスに変換し
て前記命令メモリ手段内で前記命令のメモリのそれぞれ
の命令の位置を一意的に決定する、請求項２に記載のデ
ジタル信号処理装置。 - 【請求項５】 装置が集積構造において実現される、請
求項１に記載のデジタル信号処理装置。 - 【請求項６】 装置が集積構造において実現される、請
求項２に記載のデジタル信号処理装置。 - 【請求項７】 装置が集積構造において実現される、請
求項３に記載のデジタル信号処理装置。 - 【請求項８】 装置が集積構造において実現される、請
求項４に記載のデジタル信号処理装置。 - 【請求項９】 プログラムを実行するためのデジタル信
号処理装置であって、前記装置は、 複数の予め決定された命令を記憶するための命令メモリ
手段を含み、前記複数の命令のそれぞれの命令の各々は
一意的に検索可能であり、さらに、 前記命令メモリ手段に動作的に接続され、ユーザ入力に
応答してプログラム命令として前記複数の命令のうちの
選択された命令の識別情報を記録しかつ記憶するための
命令指定手段を含み、順序付けられた複数の前記プログ
ラム命令は前記プログラムを含んでおり、さらに、 前記命令メモリ手段に動作的に接続され、前記プログラ
ムを実行するための実行手段を含み、前記命令メモリ手
段は前記命令指定手段により指示される実行のため前記
実行手段へ前記プログラムを与える、装置。 - 【請求項１０】 前記命令メモリ手段が、読出専用メモ
リ構造に命令を記憶する第１の命令メモリ、およびラン
ダムアクセスメモリ構造に命令を記憶する第２の命令メ
モリを含み、前記第２のメモリは、前記ユーザ入力に応
答してユーザが生成した命令を受取って記憶し、前記ユ
ーザが生成した命令は前記複数の命令に含まれる、請求
項９に記載のデジタル信号処理装置。 - 【請求項１１】 装置が集積構造において実現される、
請求項９に記載のデジタル信号処理装置。 - 【請求項１２】 装置が集積構造において実現される、
請求項１１に記載のデジタル信号処理装置。 - 【請求項１３】 プログラムを実行するためのデジタル
信号処理装置であって、前記装置は、 複数の予め定められた命令を記憶するための命令メモリ
手段を含み、前記複数の命令の各それぞれの命令は一意
的に検索可能であり、さらに、 ユーザ入力に応答してシーケンスを記憶および記録する
ための複数のシーケンス指定手段を含み、前記複数のシ
ーケンス指定手段は、最下位の集合から最上位の集合ま
で、シーケンス指定手段の集合として階層的に配列さ
れ、前記複数のシーケンス指定手段は、それぞれのシー
ケンス指定手段間、前記命令メモリ手段と作動的かつ適
切に接続され、シーケンス指定手段のある集合のそれぞ
れのシーケンス指定手段が、そのそれぞれの記憶された
シーケンスにおいて任意の下位側のそれぞれのシーケン
ス指定手段に記憶されたシーケンスを指定し、またはプ
ログラム命令として前記複数の命令のうちの選択された
命令の識別情報を指定することを容易にし、順序付けら
れた複数の前記プログラム命令は前記プログラムを含
み、 前記装置はさらに、 前記命令メモリ手段と作動的に接続され、前記プログラ
ムを実行するための実行手段を含み、前記命令メモリ手
段は、前記複数のシーケンス指定手段により指示される
実行のため、前記実行手段へ前記プログラムを与える、
装置。 - 【請求項１４】 前記命令メモリ手段が読出専用メモリ
構造に命令を記憶する第１の命令メモリ、およびランダ
ムアクセスメモリ構造に命令を記憶する第２の命令メモ
リを含み、前記第２のメモリは、前記ユーザ入力に応答
して、ユーザが生成した命令を受取って記憶し、前記ユ
ーザが生成した命令は、前記複数の命令に含まれる、請
求項１３に記載のデジタル信号処理装置。 - 【請求項１５】 装置が集積構造において実現される、
請求項１３に記載のデジタル信号処理装置。 - 【請求項１６】 装置が集積構造において実現される、
請求項１４に記載のデジタル信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/910,699 US5379388A (en) | 1992-07-08 | 1992-07-08 | Digital signal processing apparatus with sequencer designating program routines |
| US910699 | 1992-07-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06124202A true JPH06124202A (ja) | 1994-05-06 |
Family
ID=25429199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5158587A Withdrawn JPH06124202A (ja) | 1992-07-08 | 1993-06-29 | プログラムを実行するためのデジタル信号処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5379388A (ja) |
| EP (1) | EP0578361B1 (ja) |
| JP (1) | JPH06124202A (ja) |
| DE (1) | DE69327923T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090504A1 (ja) * | 2005-02-24 | 2006-08-31 | Honda Motor Co., Ltd. | 車両品質分析システムおよびプログラムファイルの管理方法 |
| JP2013125389A (ja) * | 2011-12-14 | 2013-06-24 | Renesas Electronics Corp | 半導体装置及びその制御方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2882495B2 (ja) * | 1991-02-08 | 1999-04-12 | 三菱電機株式会社 | 通信機 |
| US5592556A (en) * | 1994-08-09 | 1997-01-07 | Ericsson Ge Mobile Communications Inc. | Digital radio with vocoding encrypting codec |
| US5909702A (en) * | 1995-09-29 | 1999-06-01 | Intel Corporation | Memory address translations for programs code execution/relocation |
| IL119955A0 (en) | 1997-01-01 | 1997-04-15 | Advanced Recognition Tech | An instruction and/or identification input unit |
| US6279045B1 (en) | 1997-12-29 | 2001-08-21 | Kawasaki Steel Corporation | Multimedia interface having a multimedia processor and a field programmable gate array |
| FR2785405B1 (fr) * | 1998-11-04 | 2001-01-19 | Matra Nortel Communications | Sequenceur d'actions synchrones dans un systeme a processeur, et circuit integre comportant un tel sequenceur |
| US7134118B1 (en) | 2000-10-26 | 2006-11-07 | Siemens Energy & Automation, Inc. | Re-programmable flash memory micro controller as programmable logic controller |
| CN100388262C (zh) * | 1999-10-26 | 2008-05-14 | 西门子能量及自动化公司 | 作为可编程逻辑控制器的可重编程快速擦写存储器微控制器 |
| DE10028912A1 (de) * | 2000-06-10 | 2001-12-20 | Bosch Gmbh Robert | Herstellungsverfahren für ein elektronisches Gerät |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4171537A (en) * | 1978-01-09 | 1979-10-16 | National Semiconductor | Number oriented processor |
| JPH0830971B2 (ja) * | 1984-03-26 | 1996-03-27 | 株式会社日立製作所 | プログラマブルコントローラ |
| US4763252A (en) * | 1985-03-21 | 1988-08-09 | Rose David K | Computer entry system for predetermined text data sequences |
| JPS6282402A (ja) * | 1985-10-07 | 1987-04-15 | Toshiba Corp | シ−ケンス制御装置 |
| US5218712A (en) * | 1987-07-01 | 1993-06-08 | Digital Equipment Corporation | Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption |
-
1992
- 1992-07-08 US US07/910,699 patent/US5379388A/en not_active Expired - Lifetime
-
1993
- 1993-06-01 DE DE69327923T patent/DE69327923T2/de not_active Expired - Fee Related
- 1993-06-01 EP EP93304221A patent/EP0578361B1/en not_active Expired - Lifetime
- 1993-06-29 JP JP5158587A patent/JPH06124202A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006090504A1 (ja) * | 2005-02-24 | 2006-08-31 | Honda Motor Co., Ltd. | 車両品質分析システムおよびプログラムファイルの管理方法 |
| GB2439226A (en) * | 2005-02-24 | 2007-12-19 | Honda Motor Co Ltd | Vehicle quality analysis system and program file management method |
| JP2013125389A (ja) * | 2011-12-14 | 2013-06-24 | Renesas Electronics Corp | 半導体装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5379388A (en) | 1995-01-03 |
| EP0578361A1 (en) | 1994-01-12 |
| DE69327923T2 (de) | 2000-10-12 |
| EP0578361B1 (en) | 2000-03-01 |
| DE69327923D1 (de) | 2000-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sklyarov | Hierarchical finite-state machines and their use for digital control | |
| US5099447A (en) | Blocked matrix multiplication for computers with hierarchical memory | |
| US6877150B1 (en) | Method of transforming software language constructs to functional hardware equivalents | |
| US7478351B2 (en) | Designing system and method for designing a system LSI | |
| WO1994019741A2 (en) | Real-time rule based processing system | |
| US4584642A (en) | Logic simulation apparatus | |
| US5912819A (en) | Method for designing an architectural system | |
| JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
| JPH06124202A (ja) | プログラムを実行するためのデジタル信号処理装置 | |
| JPS6128138B2 (ja) | ||
| US5859962A (en) | Automated verification of digital design | |
| JPH04233040A (ja) | コンピュータプログラム実行シミュレーションシステム | |
| Aspinall et al. | Introduction to microprocessors | |
| US4598358A (en) | Pipelined digital signal processor using a common data and control bus | |
| JPH05101141A (ja) | 高位合成装置 | |
| US5056014A (en) | Network simulation system | |
| Meerwein et al. | Linking codesign and reuse in embedded systems design | |
| JP4531715B2 (ja) | システムｌｓｉの設計方法及びこれを記憶した記録媒体 | |
| JP2006202330A (ja) | システムｌｓｉの設計方法及びこれを記憶した記録媒体 | |
| JP2721784B2 (ja) | プロセッサ制御回路を構成するための回路 | |
| JPH11232077A (ja) | 情報処理システム | |
| US8069193B2 (en) | Method and system for utilizing a generic scalar function to allow a column function to operate on row data | |
| JPH0696151A (ja) | ロジックシミュレーション装置 | |
| JP2000057188A (ja) | ハードウェア・ソフトウェア協調評価装置 | |
| CN117892685A (zh) | 一种用于eda验证的数据处理方法、装置和介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |