JPH05108593A - ニユーロ開発支援装置 - Google Patents

ニユーロ開発支援装置

Info

Publication number
JPH05108593A
JPH05108593A JP26486091A JP26486091A JPH05108593A JP H05108593 A JPH05108593 A JP H05108593A JP 26486091 A JP26486091 A JP 26486091A JP 26486091 A JP26486091 A JP 26486091A JP H05108593 A JPH05108593 A JP H05108593A
Authority
JP
Japan
Prior art keywords
neuro
calculation
memory capacity
input
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26486091A
Other languages
English (en)
Inventor
Ritsu Katayama
立 片山
Yuji Kajitani
雄治 梶谷
Kaihei Kuwata
海平 鍬田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26486091A priority Critical patent/JPH05108593A/ja
Publication of JPH05108593A publication Critical patent/JPH05108593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【目的】 ニューロ演算を製品(装置)に組み込む場合
に、制約条件にあったルックアップテーブル方式とニュ
ーロ演算方式の選択を合理的に行うことが可能なニュー
ロ開発支援装置を提供するものである。 【構成】 入力に対する出力と設計制約条件に基づいて
ニューロモデルが生成されニューロモデル記憶部4に記
憶されると、そのニューロモデルに基づいてニューロ演
算を行う際に必要なメモリ容量と演算速度がニューロ演
算方式メモリ容量・演算速度計算部7で求められ、ま
た、入力と生成されたニューロ演算に基づいたニューロ
演算結果による出力に応じたルックアップテーブル作成
に要するメモリ容量がルックアップテーブル方式メモリ
容量・演算速度・近似精度計算部9で求められる。そし
て、これら計算部7、9で求められたメモリ容量あるい
は演算速度が非劣解曲線表示部10で表示される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、入力に対する理想的な
出力が得られるような最適なニューロモデルの決定と、
ニューロモデルを組み込んでニューロ演算を実際に行う
際の実行形態の決定を支援するニューロ開発支援装置に
関する。
【0002】
【従来の技術】近年、ニューロ技術の産業上への応用が
著しく広がっており、多くのニューロ応用製品が発表さ
れているが、ニューロ応用製品の開発においては製品に
あった最適なニューラルネットワークのモデルを決定す
ること重要であるが、容易ではない。
【0003】そこで、ニューロモデルの決定を支援する
ために、例えば、ニューラルネットワークのモデル構造
やモデリング過程の結果をグラフィック表示して、ニュ
ーロモデル設計者の設計環境を支援するといったニュー
ロ開発支援装置がいくつか提案されている。
【0004】一般に、ニューロ演算を製品(装置)に組
み込んで実行する場合には、ルックアップテーブル方式
と組み込む装置(製品)のマイクロプロセッサでニュー
ロ演算を行うニューロ演算方式のいずれかが適用され
る。
【0005】ルックアップテーブル方式は、入力変数値
の組合せに対し予めニューロ演算を行なって出力値を計
算しておき、入力値と対応する出力値の組をテーブル形
式で参照する方式である。この方式では、マイクロプロ
セッサがメモリをアクセスする速度と同一かつ一定の速
度で演算が行われることになるが、入出力変数とその分
解能が増えるにつれて、必要なメモリ容量が指数関数的
に増大するという欠点も有している。一方、ニューロ演
算方式は、入出力変数が多い場合にも比較的少ないメモ
リ容量でニューロ演算を実現できるが、ニューラルネッ
トワークを構成するユニット数が増大すると演算速度が
遅くなるという欠点を有している。
【0006】
【発明が解決しようとする課題】入出力変数の数や近似
精度等のニューロモデルの決定における設計制約条件
が、ルックアップテーブル方式とニューロ演算方式のど
ちらを選択したらよいか明白でないクリティカルなもの
である場合、多くは、設計者が経験的にどちらかの方式
を選択していた。
【0007】しかしながら、経験的な選択では合理的な
選択とは言えず、また、経験の浅い設計者では、方式の
選択を誤る虞があった。方式の選択を誤ると、ニューロ
演算を実現するための規模(メモリ容量)が大きくなり
過ぎたり、制御に十分な応答性が得られなくなったりし
てしまう。
【0008】本発明は、斯様な点に鑑みて成されたもの
で、設計制約条件にあった、ルックアップテーブル方式
とニューロ演算方式の合理的な選択が可能なニューロ開
発支援装置を提供するものである。
【0009】
【課題を解決するための手段】本発明は、入力に対する
出力と設計制約条件に基づいてニューロモデルを生成す
るニューロ開発支援装置であって、生成されたニューロ
モデルによりニューロ演算を行う際に必要なメモリ容量
と演算速度を求めるニューロ演算方式評価手段と、入力
と生成されたニューロモデルに基づいたニューロ演算結
果による出力に応じたルックアップテーブル作成に要す
るメモリ容量を求めるルックアップテーブル方式メモリ
容量評価手段と、前記ニューロ演算方式評価手段及びル
ックアップテーブル方式メモリ容量評価手段で求められ
たメモリ容量あるいは演算速度を表示する表示手段とを
備えるものである。
【0010】
【作用】入力に対する出力と設計制約条件に基づいてニ
ューロモデルが生成されると、生成されたニューロモデ
ルによりニューロ演算を行う際に必要なメモリ容量と演
算速度がニューロ演算論方式評価手段で求められ、ま
た、入力と生成されたニューロモデルに基づいたニュー
ロ演算結果による出力に応じたルックアップテーブル作
成に要するメモリ容量がルックアップテーブル方式メモ
リ容量評価手段で求められる。そして、これらニューロ
演算方式評価手段及びルックアップテーブル方式メモリ
容量評価手段で求められたメモリ容量あるいは演算速度
が表示手段で表示される。
【0011】
【実施例】図1は、本発明装置の一実施例の概略構成図
である。
【0012】1は図示しない入力手段の操作により設定
されたシステムの入出力データ(実験データ)を記憶す
る入出力データ記憶部、2は同様に与えられた設計制約
条件(入出力変数数や近似精度など)を記憶する設計制
約条件記憶部、3は様々なニューロモデル(例えば、階
層型モデルのならば中間層の層数やユニット数でモデル
が異なる)を生成するニューロモデル生成部、4は該ニ
ューロモデル生成部3で生成された様々なニューロモデ
ルを記憶するニューロモデル記憶部である。
【0013】5はニューロモデル記憶部4に記憶されて
いるニューロモデルと入出力データ記憶部1に記憶され
ている入出力データから入出力データ記憶部1の入出力
データを近似するようニューロモデル記憶部4に記憶さ
れたニューロモデルを修正(モデリング)し、修正した
各ニューロモデルを用いてニューロ演算を行ない入出力
データ記憶部1に記憶されている入出力データとの近似
精度を計算するニューロモデリング・近似精度計算部、
6は該ニューロモデリング・近似精度計算部5と後述す
るルックアップテーブル方式メモリ容量・演算速度・近
似精度計算部9で用いられるニューロ演算部である。
【0014】7はニューロモデル記憶部4に記憶されて
いるモデリングされた様々なニューロモデルに関してニ
ューロ演算を行なう際に必要となるメモリ容量および演
算速度を計算するニューロ演算方式評価手段としてのニ
ューロ演算方式メモリ容量・演算速度計算部、8は該ニ
ューロ演算方式メモリ容量・演算速度計算部7と後述の
ルックアップテーブル方式メモリ容量・演算速度・近似
精度計算部9で演算速度を計算する際に参照される各種
マイクロプロセッサ(MPU)の演算クロック数、メモ
リアクセスクロック数、クロック周波数を記憶したMP
U対応命令クロック数データベースである。
【0015】9はニューロモデル記憶部4に記憶されて
いるモデリングされた様々なニューロモデルに関してニ
ューロ演算を行なった結果から様々な分解能のルックア
ップテーブルを作成する際に必要となるメモリ容量、演
算速度(メモリアクセス速度)、近似精度を計算するル
ックアップテーブル方式メモリ容量評価手段としてのル
ックアップテーブル方式メモリ容量・演算速度・近似精
度計算部、10はニューロ演算方式メモリ容量・演算速
度計算部7およびルックアップテーブル方式メモリ容量
・演算速度・近似精度計算部9で計算された両方式の演
算速度、メモリ容量および近似精度から非劣解(Par
eto最適解)曲線を設計者に提示する表示手段として
のニューロ演算方式・ルックアップテーブル方式非劣解
曲線表示部である。
【0016】尚、本実施例では説明の簡略化のために、
ニューロモデルは階層型の構造をなすものとする。
【0017】斯様な装置において、ニューロモデル生成
部3は、入出力データ記憶部1に記憶されたシステムの
入出力データ、および設計制約条件記憶部2に記憶され
た入出力変数数から図2に示すような標準形のニューロ
モデルを生成する。
【0018】図2は、ニューロモデルの一例であり、入
力層ユニット数2、中間層ユニット数2、出力層ユニッ
ト数1のモデル構造を有し、入力層と中間層はフィード
フォワード結合のみで、中間層と出力層はフィードフォ
ワード結合に加えてフィードバック結合もされている。
尚、通常、入力層ユニット数および出力層ユニット数は
設計制約条件記憶部2に記憶されている任意の数が、ま
た、中間層ユニット数に関しても任意数が設定される。
【0019】ニューロモデル生成部3で生成された様々
なニューロモデルは、ニューロモデル記憶部4に記憶さ
れる。ニューロモデル記憶部4に記憶された様々なニュ
ーロモデルに関して、入出力データ記憶部1に記憶され
ている入出力データを用いて、ニューロモデリング・近
似精度計算部5およびニューロ演算部6によって入出力
データを近似するように修正(モデリング)され、ニュ
ーロモデル記憶部4に再度記憶される。
【0020】ニューロモデリングの手法としては、例え
ば、誤差逆伝播法(バックプロパゲーション)などが挙
げられる(例えば「ニューラルネットワーク情報処理」
産業図書発行、参照)。尚、ニューロモデリングが終了
した時点で各ニューロモデルの近似精度(入出力データ
記憶部1に記憶されている入出力データとの近似精度)
も計算され、ニューロモデル記憶部4に格納される。
【0021】ここで、近似精度は、例えば次式で示され
る誤差2乗和により計算される。この式において、Eは
誤差2乗和、dは入出力データ記憶部1に記憶されてい
る入出力データの個数、yh tはh番目の出力データ値、
hはh番目の入力データを用いてニューロ演算を行っ
た結果のモデル出力値である。
【0022】
【数1】
【0023】そして、ニューロ演算方式メモリ容量・演
算速度計算部7にて、ニューロモデリング・近似精度計
算部5でモデリングされたニューロモデルから、MPU
対応命令クロック数データベース8に記憶されたマイク
ロプロセッサ(MPU)の種類ごとに命令クロック数を
参照して、演算速度とメモリ容量が計算される。
【0024】階層型のニューロモデルにおいて、そのメ
モリ容量は、層の数とユニットの数が決まれば、次の式
で計算される。
【0025】
【数2】
【0026】尚、上の式は階層型のニューロモデルの場
合であり、他の構造のニューロモデルの場合には、構造
に応じた式によりそのメモリ容量が計算される。
【0027】そして、計算されたニューロモデルのメモ
リ容量にニューロ演算に必要なプログラム容量を加えニ
ューロ演算方式に必要なメモリ容量が求まる。
【0028】また、演算速度に関して、ニューロ演算部
6で入出力データ記憶部1に記憶されている入力データ
とニューロモデル記憶部4に記憶されているニューロモ
デルを用いてニューロ演算論を行い、ニューロ演算方式
メモリ容量・演算速度計算部7はニューロ演算で実行さ
れる加算、乗算、除算回数を各々計測して、1回当たり
のニューロ演算に必要な演算回数(平均値あるいは最悪
値(最も演算回数が多かったもの)など)を求める。そ
して、求めた各演算回数とMPU対応命令クロック数デ
ータベース8に登録されている各演算に必要なクロック
数と掛け合わせることによって応用しようとしている製
品でのニューロ演算速度を求める。
【0029】図3はMPU対応命令クロック数データベ
ースの一例である。このMPU対応命令クロック数デー
タベースには、予めニューロ演算を実装する製品に搭載
されているマイクロプロセッサ(MPU)の命令クロッ
ク数とクロック周波数が登録される。
【0030】一方、ルックアップテーブル方式メモリ容
量・演算速度・近似精度計算部9は、入力変数および出
力変数に要する分解能(ビット数)からルックアップテ
ーブルを構成するのに必要となるメモリ容量を算出す
る。例えば、入力層のユニット数(入力変数)2、出力
層のユニット数(出力変数)1で各々8ビットの分解能
ならば各入力変数の値は0から255まで考えられ、入
力データのパターンとしては256×256=6553
6通りとなる。これに出力変数の分解能が8ビットであ
るからメモリ容量は64Kバイトとなる。このメモリ容
量は、入出力データ夫々の数と分解能に応じて計算され
る。
【0031】更にルックアップテーブル方式メモリ容量
・演算速度・近似精度計算部9は、各分解能に対しての
近似精度も計算する。
【0032】例えば、ある入力変数には−1から+1の
範囲のデータが入力される可能性があり、その分解能が
4ビットである場合に、図4に示す入力データ値とビッ
トパターンとの対応が付けられたとする。図4では、入
力データ値が−1から0.8667の範囲であるならば
ビットパターンは0000となる。そして、この入力デ
ータ−ビットパターン対応関係を用いて、ニューロ演算
部6によるニューロ演算を実行させ、上述の誤差2乗和
により近似精度を求める。尚、図4のような入力データ
−ビットパターン対応関係は、一つの入力変数に限ら
ず、他の入力変数や出力変数についても同様にデータ範
囲とその分解能が決められて、各々のデータ値とビット
パターン対応関係応が決定される。
【0033】演算速度に関しては、メモリアクセス速度
と同じになるので、MPU対応命令クロック数データベ
ース8より組み込みを行う製品に実装されているMPU
に対応したメモリアクセス速度を呼び出し演算速度とす
る。
【0034】斯様にしてニューロ演算方式メモリ容量・
演算速度計算部7及びニューロ演算方式メモリ容量・演
算速度計算部9によるメモリ容量と近似精度が求められ
ると、ニューロ演算方式・ルックアップテーブル方式非
劣解曲線表示部10では求められた夫々のメモリ容量と
近似精度から夫々の方式の非劣解(Pareto最適
解)曲線を表示する。非劣解曲線の表示例を図5に示
す。而して、表示された両方式の非劣解(Pareto
最適解)曲線を見ることによって、設計者によるルック
アップテーブル方式とニューロ演算方式の合理的な選択
が可能になる。
【0035】
【発明の効果】本発明は、以上の説明から明らかなごと
く、ニューロ演算を応用製品に組み込む際の設計制約条
件(入出力変数数や精度など)とシステムの入出力デー
タ(例えば実験データ)に応じて、設計制約条件を満足
するようなニューロモデルが生成され、ルックアップテ
ーブル方式とニューロ演算方式について、各々を採用し
たときのメモリ容量や演算速度に関する非劣解曲線が表
示される。これにより設計者によるルックアップテーブ
ル方式かニューロ演算方式かの選択が合理的に行える。
【0036】また、異なる設計制約条件(入出力変数数
や近似精度など)を与えることにより、各方式の演算速
度や必要なメモリ容量を見積もることができ、これによ
り、例えば設計制約条件が厳しくて実現可能解が存在し
ないときなど、制約条件を緩和するなどして実現可能解
を得るといった対話的な設計作業を支援することが可能
となる。
【図面の簡単な説明】
【図1】本発明装置の一実施例の概略構成図である。
【図2】階層型ニューロモデルの一例を示す図である。
【図3】本発明装置の一実施例に係るMPU対応命令ク
ロック数データベースの一例を示す図である。
【図4】本発明装置の一実施例に係る入力データ−ビッ
トパターン対応関係の一例を示す図である。
【図5】本発明装置の一実施例に係る非劣解曲線の表示
例を示す図である。
【符号の説明】
1 入出力データ記憶部 2 設計制約条件記憶部 3 ニューロモデル生成部 4 ニューロモデル記憶部 5 ニューロモデリング・近似精度計算部 6 ニューロ演算部 7 ニューロ演算方式メモリ容量・演算速度計算部(ニ
ューロ演算方式評価手段) 8 MPU対応命令クロック数データベース 9 ルックアップテーブル方式メモリ容量・演算速度・
近似精度計算部(ルックアップテーブル方式メモリ容量
評価手段) 10 ニューロ演算方式・ルックアップテーブル方式非
劣解曲線表示部(表示手段)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力に対する出力と設計制約条件に基づ
    いてニューロモデルを生成するニューロ開発支援装置に
    おいて、 生成されたニューロモデルによりニューロ演算を行う際
    に必要なメモリ容量と演算速度を求めるニューロ演算方
    式評価手段と、入力と生成されたニューロモデルに基づ
    いたニューロ演算結果による出力に応じたルックアップ
    テーブル作成に要するメモリ容量を求めるルックアップ
    テーブル方式メモリ容量評価手段と、前記ニューロ演算
    方式評価手段及びルックアップテーブル方式メモリ容量
    評価手段で求められたメモリ容量あるいは演算速度を表
    示する表示手段とを備えることを特徴とするニューロ開
    発支援装置。
JP26486091A 1991-10-14 1991-10-14 ニユーロ開発支援装置 Pending JPH05108593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26486091A JPH05108593A (ja) 1991-10-14 1991-10-14 ニユーロ開発支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26486091A JPH05108593A (ja) 1991-10-14 1991-10-14 ニユーロ開発支援装置

Publications (1)

Publication Number Publication Date
JPH05108593A true JPH05108593A (ja) 1993-04-30

Family

ID=17409228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26486091A Pending JPH05108593A (ja) 1991-10-14 1991-10-14 ニユーロ開発支援装置

Country Status (1)

Country Link
JP (1) JPH05108593A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080693A (ja) * 2007-09-26 2009-04-16 Canon Inc 演算処理装置および方法
JP2019175513A (ja) * 2016-03-09 2019-10-10 ソニー株式会社 情報処理方法および情報処理装置
WO2019234810A1 (ja) * 2018-06-05 2019-12-12 三菱電機株式会社 学習装置、推論装置、方法、及びプログラム
JP2022523666A (ja) * 2019-01-23 2022-04-26 グーグル エルエルシー ニューラルネットワークのための複合モデルスケーリング

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080693A (ja) * 2007-09-26 2009-04-16 Canon Inc 演算処理装置および方法
US8391306B2 (en) 2007-09-26 2013-03-05 Canon Kabushiki Kaisha Calculation processing apparatus and method
JP2019175513A (ja) * 2016-03-09 2019-10-10 ソニー株式会社 情報処理方法および情報処理装置
WO2019234810A1 (ja) * 2018-06-05 2019-12-12 三菱電機株式会社 学習装置、推論装置、方法、及びプログラム
JP2022523666A (ja) * 2019-01-23 2022-04-26 グーグル エルエルシー ニューラルネットワークのための複合モデルスケーリング
US11893491B2 (en) 2019-01-23 2024-02-06 Google Llc Compound model scaling for neural networks

Similar Documents

Publication Publication Date Title
US6757587B1 (en) Method and apparatus for dynamically reprogramming remote autonomous agents
JPH0719240B2 (ja) グラフ表示機能を備えた小型電子式計算機
EP0657832A2 (en) Autonomous evolution type hardware design system
JPH05108593A (ja) ニユーロ開発支援装置
JP2004054358A (ja) 設備投資評価システム
US20040181384A1 (en) Selectively reduced bi-cubic interpolation for ink-jet simulations on quadrilateral grids
JP6905296B1 (ja) 制御対象の動作を模擬する計算装置、計算装置において状態方程式を解く演算の実行方法、及びプログラム
EP4109351A1 (en) Inference program, inference method, and information processing apparatus
JP4734604B2 (ja) 複数の属性を持つ段取りを伴う動的ロットサイズスケジューリングのための方法
CN116108645A (zh) 基于元宇宙的工程数字孪生方法
Noel et al. Hybrid models of the cell cycle molecular machinery
WO2012163404A1 (en) Using opc ua to automatically generate process graphics
JPH05108362A (ja) フアジイ開発支援装置
JPH0973407A (ja) データ管理装置
JP2807383B2 (ja) 運転制限値監視装置
JPH07334070A (ja) プロセスシミュレータ
EP1324233A2 (en) Grid convergence solution computation system
JP2006293827A (ja) 予測におけるパラメータ推定方法、同推定装置、コンピュータプログラム及び記録媒体
JP2767813B2 (ja) 設計支援装置とプリント基板自動配置装置
JP2002117079A (ja) 工程設計支援装置
JP3137865B2 (ja) 仕様書作成方法
JPH10161992A (ja) ショートレート・シミュレーション方法及び装置
JPH0736535A (ja) プラント操作手順生成システム
EP0445797A2 (en) Fuzzy logic computer
JP4089806B2 (ja) 曲線生成装置およびその方法ならびに記憶媒体