JPH03206514A - パワー・オン・クリア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパワー・オン・クリア回路に係り、特にマイク
ロコンピュータ等のリセット機能を必要とする半導体集
積回路に内蔵されるパワー・オン・クリア回路に関する
。

〔従来の技術〕

従来、マイクロコンピュータに内蔵されたパワー・オン
・クリア回路は、マイクロコンビュタが単一電源（一般
に５Ｖ）であったこともあり、パワー・オン・クリア回
路の検出電圧も１つであった。

〔発明が解決しようとする課題〕

しかしながら、近年はマイクロコンピュータ等のリセッ
ト機能を必要とする半導体集積回路の使用用途が広がり
、動作保証電圧範囲の広いマイクロコンピュータが出現
している。前述した従来のパワー・オン・クリア回路は
、こうした広いマイクロコンピュータの動作電圧に合わ
せて適切にリセットを行うことができないという欠点が
ある。゜本発明の目的は、前記欠点が解決され、使用用
途が異なっても、適合できるようにしたパワー・オン・
クリア回路を提供することにある。

〔課題を解決するための手段〕

本発明の構戊は、マイクロコンピュータに内蔵されるパ
ワー・オン・クリア回路において、２種類の異なる電源
電圧を検出する低電圧検出回路と、前記低電圧検出回路
において検出された電圧に対応する２つの検出信号のう
ち一方の信号を外部に導く手段と、他方の信号を前記マ
イクロコンピュータにリセットをかけるリセット信号に
導く手段と、前記二つの手段のうちどちらかに切り換え
る手段とを含むことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のパワー・オン・クリア
回路を示す論理回路図である。

第１図において、本実施例のパワー・オン・クリア回路
は、低電圧検出回路１１と、バッファ回路ｌ４と、マイ
クロコンピュータ１の内部リセット信号を出力するアン
ド（ＡＮＤ）回路１８とを備え、外部へ導出する端子と
して、リセット信号入力端子１７，出力端子１６を有す
る。

本実施例で対象とするマイクロコンピュータ１に内蔵さ
れる低電圧検出回路ｌ１の検出電圧は２種類あり、それ
ぞれ別の出力信号として出力される。この検出電圧の低
い方に対応する出力信号は信号線１２で、検出電圧の高
い方に対応する出力信号は信号線１３である。信号線１
２は、リセット信号入力端子１７からの外部からのリセ
ット信号とともにアンド回路ｌ８を経て、マイクロコン
ピュータ１の内部回路のリセットを行うためのリセット
信号１９となる。信号線ｌ３の出力信号は、バッファ回
路１４を介して外部端子１６より出力される。

ここで、本実施例を具体的な数値を用いて説明する。マ
イクロコンピュータ１の動作保証電圧範囲を２．５〜５
．５Ｖとし、データ保持電圧を１．０Ｖ以上とする。つ
まり、リセットは１．０〜５．５■の間で有効である。

リセット信号入力端子１７をＶＤＤにプルアップし、低
電圧検出回路１１の検出電圧をそれぞれ２．　Ｏ　Ｖ・
４．５■に設定すると、電源電圧が第２図のように変化
した場合、信号線１２は第２図の信号Ａのように変化し
、信号線１３は第２図の信号Ｂのように変化する。内部
リセット信号１９は信号Ａと同一となり、電源電圧が２
ｖ以下でパワー・オン・クリア回路が動作するマイクロ
コンピュータｌとなる。

次に、第ｌ図のリセット信号入力端子１７と出力端子１
６とを外部で接続した場合、出力端子１６から出力され
る第２図の信号Ｂが、リセット信号入力端子１７からア
ンド回路１８に入力される。

このとき内部リセット信号１９は、第２図の信号Ｂとな
る。したがって、出力端子１６とリセット信号入力端子
１７とを外部で接続することにより、本実施例のマイク
ロコンピュータ１は、電源電圧が４．５ＶＩＪ．下でパ
ワー・オン・クリア回路が動作スルマイクロコンピュー
タとなる。

本実施例ではマイクロコンピュータの使用用途に応じて
２種類の異なるリセット電圧を容易に切り換えることが
できる。

第３図は本発明の第２の実施例のパワー・オン・クリア
回路を示す論理回路図である。

第３図の実施例は、第１図とほぼ同様であるが、−５− その相違点は低電圧検出回路３１の出力の信号線３３を
、出力端子３６から外部に出力するだけでナく、マイク
ロコンピュータ２の内部で低電圧検出信号として使用し
ている点である。つまり、出力端子３６をオーブンとし
、リセット信号入力端子３７をプルアップし、内部リセ
ット信号３９が信号線３２と同じく第２図の信号Ａとな
る状態では、本マイクロコンピュータ２は、電源電圧が
２ｖ以下でパワー・オン・クリア回路が動作し、また、
４．５■の低電圧検出回路３ｌを具備したマイクロコン
ピュータ２になるという利点がある。

第２図の信号Ｃは、こうした信号線３３の利用方法の一
例として、信号線３３を入力とする立ち下がりエッジ割
り込み回路をマイクロコンピュータ２に内蔵させた場合
に、この割り込み回路がマイクロコンピュータ２のＣＰ
Ｕに対し、割り込みを発生するタイミングの一例を示し
たものである。

〔発明の効果〕

以上説明したように、本発明は、外部端子を結線するか
どうかという非常に簡単な処理により、一６ー リセット電圧を選択でき、また低電圧検出回路としても
有効に使用できる効果がある。

４

【図面の簡単な説明】

第１図は本発明の第１の実施例のパワー・オン・クリア
回路を示す論理回路図、第２図はある電源電圧変動を想
定した場合の第１図，第３図の回路の動作を表すタイミ
ング図、第３図は本発明の第２の実施例の論理回路図で
ある。 １．２・・・・・・マイクロコンピュータ、１１．３１
・・・・・・低電圧検出回路、１２，３２，１３．３３
・・・・・・信号線、１４・・・・・・バッファ回路、
１６．３６・・・・・・出力端子、１７．３７・・・・
・・リセット信号入力端子、１８・・・・・・アンド回
路、１９．３９・・・・・・内部リセット信号。

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータに内蔵されるパワー・オン・クリ
   ア回路において、２種類の異なる電源電圧を検出する低
   電圧検出回路と、前記低電圧検出回路において検出され
   た電圧に対応する２つの検出信号のうち一方の信号を外
   部に導く手段と、他方の信号を前記マイクロコンピュー
   タにリセットをかけるリセット信号に導く手段と、前記
   二つの手段のうちどちらかに切り換える手段とを含むこ
   とを特徴とするパワー・オン・クリア回路。