JPH01182995A

JPH01182995A - Ｃｍｏｓ半導体集積回路

Info

Publication number: JPH01182995A
Application number: JP63006782A
Authority: JP
Inventors: Tadao Takahashi; 高橋　唯夫
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-01-18
Filing date: 1988-01-18
Publication date: 1989-07-20
Anticipated expiration: 2011-11-13
Also published as: JP2552316B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明はＣＭＯＳ半導体集積回路、特にスタティック
ＲＡＭ（ランダムアクセスメモリ）のバッテリバックア
ップ機能つまり低電圧ＲＡＭデータ保持機能に関するも
のである。

（従来の技術）従来、ＣＭＯＳスタティックＲＡＭＬＳＩは、低電圧で
のＲＡＭデータ保持機能を利用してバッテリ（電池）に
よるバックアップが可能であった。

その時、不必要な電力消費を防ぐために入力端子や入出
力端子の処理が問題になっていたが、Ｃ８（チップセレ
クト）フローティング機能を使うことにより解決された
。

第７図はＣＳフローティング機能を持たないＣＭＯＳス
タティックＲＡＭであり、バッテリバックアップ時の不
必要な電力消費を防ぐために、入力端子ＩＮや゛入出力
端子Ｉ１０は外付けの抵抗Ｒ１゜Ｒ２を通して電源Ｖｃ
ｅまたは接地電位（ＧＮＤ電位）にする必要があった。

一方、第８図はＣ８７０−ティング機能を持つものであ
り、抵抗による端子の処理が不必要となっている。つま
り、Ｃ８端子により、ＬＳＩ内部で端子Ｉ　Ｎ　、　Ｉ
／Ｑに不必要な電力を消費しないようにできる。

ところで、最近では、ＲＡＭ機能だけでなくＲＡＭとそ
の他のロソックをｌテクグ化したＣＭＯＳＬＳＩも多数
開発されてきており、これらのＬＳＩについてもバッテ
リバックアップの要求が増えてきている。

（発明が解決しようとする課題）ところが、上記のようなＬＳＩでは、ＲＡＭ以外のロソ
ックが付加されたために、Ｃ５ｎＡ子では制御できない
端子が発生しており、容易にはバッテリバックアップが
できなくなっている。

第９図に、ＲＡＭ以外のロソック機能として人出力ポー
トとタイマ機能を備えた０ＭＯ８ＬＳＩのブロック図を
示す。入力端子１，２．３は各々テッグセレクト、アド
レス、読出し書込み制＃端子である。また、入出力端子
４はデータバス端子であり、ＲＡＭＩＩ、入出力ポート
１２．タイマ１３のすべてに接続されている。また、入
力端子５はタイマ用のクロック端子であり、出力端子７
はタイマ出力端子である。また、入出力端子６はホード
端子である。

ここで、このＬＳＩの内部機能は各々独立しているので
、入出力端子４のデータバス端子を通して各機能にデー
タを書込んだり、データを読出したりする時以外は端子
５，６，７は端子ｌのＣ８端子により制御されてはいけ
ない。よって、このＬＳＩを使りてバッテリバックアッ
プをする場合には、入力端子５および入力状態となって
いる入出力端子６において不必要な電力消′Ｒを防ぐた
めに、このＬＳＩの外側で第７図に示したように抵抗に
より端子処理をする必要がある。また一方、出力端子７
ｊ？よび出力状態となっている入出力端子６については
低レベル出力状態にして、これらの端子から不必要な電
流が流れ出してバッテリがすぐに使用できなくなるのを
防ぐようにする必要がある。

この発明は、以上述べたＲＡＭとその他のロジック回路
を１テツグ化した０ＭＯ８ＬＳＩにおいてバッテリバッ
クアップ時の処理が容易でないという問題点を解決し、
ユーザにとって使い易く、システムコストパフォーマン
スの高いＣＭＯＳ半導体集積回路を提供することを目的
とする。

（課題を解決するための手段）この発明は、ＲＡＭとその他のロジック回路を１チツプ
化した０ＭＯ８ＬＳＩにおいて、該ＬＳＩを選択するた
めのＣ８端子の外に、バッテリバックアップ時のすべて
の端子の処理、すなわち、該端子が入力端子あるいは入
力状態となっている入出力端子の場合は、該端子の入力
バッファ回路の出力を低レベルあるいは高レベルに固定
し、前記端子が出力端子あるいは出力状態となっている
入出力端子の場合は該端子を低レベル出力あるいはフロ
ーティング状態とするためのバッテリバックアップ用制
御端子お工び回路を設けたものである。

（作用）端子が入力端子あるいは入力状態となっている入出力端
子の場合において、該端子の入カパッフア回路の出力を
低レベルあるいは高レベルに固定すれば、バッテリバッ
クアップ時に端子がフローティング状態となった場合で
も入力バッファ回路に「電流は流れない。また、端子が
出力端子あるいは出力状態となっている入出力端子の場
合において、該端子を低レベル出力あるいは７０−ティ
ング状態とすれば、該端子を通してのバッテリの不要な
消費は防げる。そして、この発明のＲＡＭとその他のロ
ジック回路をｌテッグ化したＣ　Ｍ　Ｏ５ＬＳＩにおい
ては、該ＬＳＩを選択するためのＣ８端子とは別のバッ
テリバックアップ用制御端子によりすべての入力端子、
出力端子および入出力端子に関して上記のように制御し
てバッテリバックアップ状態とし得る。

（実施例）以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の第１の実施例を示す回路図であり、第９
図の従来の回路にバッテリバックアップ用制御端子８が
追加されており、この端子８が入出力ｒｔ！−）１２お
よびタイマ１３に接続されている。また、この端子８は
Ｃ８端子の機能も備えている。この端子８の機能を示す
と以下の通りである。

（リ　このＬＳＩをチッグディスエープル状態（非選択
状態）として、このＬＳＩのＲＡＭ１１、入出力／−ト
１２およびタイマ１３との不要なアクセスを禁止する。

また、パッテリパックアッグ時に入力端子１〜３および
入出力端子４が７０−ティング状態となった場合に端子
１〜４の入力バッファ回路に不要な電流が流れないよう
にする。

（２）入力端子５お工び入力状態の入出力端子６がバッ
テリパックアップ時にフローティング状態となった場合
に、端子５，６の入力バッファ回路に不要な電流が流れ
ないようにする。

（３）　　出力端子７および出力状態の入出力端子６を
低レベル出力またはフローティング状態として、これら
端子７．６を通してのバッテリの不要な消費を防ぐ。

上記（１）の機能は従来のＣＳフローティング機能と同
じであり、（２）　、　（３）の機能が新しく追加され
た機能である。そして、これら機能を有するため、上記
一実施例ではバッテリバックアップ用制御端子８からの
制御により、抵抗外付けの処理を無くして、ＬＳＩ全体
をバッテリパックアッグ状態とすることができるのであ
る。

第２図ないし第５図は上記機能を満足するための回路例
で、第２図は特に入力端子の回路例で、特にタイマ１３
の入力端子５に適用した場合である。

この第２図の回路では、バッテリバックアップ用制御端
子８のバッテリバックアップ制御信号が高レベルとなる
と、前記制御端子８が一方の入力に接続された、入力端
子５の入力バッファ回路２１（ノアＰ−ト）の出力ａは
低レベルとなり、入力端子５がパッテリパックアッグ時
にフローティング状態になっても入力バッファ回路２１
に不要な電流が流れることはない。ここで、入力バッフ
ァ回路２１はノアＰ−）以外のナンドダートあるいはそ
の他のＰ−）でろってもかまわない。端子８からの信号
にエリ入力バッファ回路の電源グランド間に電流が流れ
ない構造になっていればよい。

第３図は出力端子７を低レベルとする回路である。ここ
では、出力バッファ回路２２の前段にノアゲート２３を
追加して、バッテリバックアップ用制御端子８を高レベ
ルにすることにより、出力端子７を強制的に低レベルと
している。

第４図は出力端子７をフローティング状態（高インピー
ダンス状態）とする回路である。ここでは、出力バッフ
ァ回路２４を３ステ一トバツフア回路として、バッテリ
バックアップ用制御端子８を高レベルにすることに工９
出力端子７を強制的に７０−ティング状態としている。

第５図は入出力端子の回路例で、入出力ポート１２の入
出力端子６に適用した場合である。ここでは、バッテリ
バックアップ用制御端子８が高レベルになると、第２図
と同様に入出力端子６０入カパツフア回路２５（ノアゲ
ート〕の出力が低レベルとなり、゛入出力端子６が７０
−ティング状態（ハイインピーダンス（ＨｉＺ）状態）
になっても入力バッファ回路２５に不要な電流が流れる
ことはない。また、バッテリバックアップ用制御端子８
が高レベルとなると、その高レベルによりオアダート２
６を通して３ステートバツフアの出力バッファ回路２７
が制御され、入出力端子６が強制的に７０−ティング状
態となる。

第６図はこの発明の第２の実施例で、第１肉の第１の実
施例の構成に加えて、端子８の信号路にバッテリバック
アップ制御レソスタ１４が設ケラれている。このバッテ
リパックアッグ制御しソスタは、パッテリバックアッグ
モードレソスタト出力端子制御しソスタから構成される
。

パッテリパックアップモードレソスタは、バッテリバッ
クアップ用制御端子８を他の機能端子と兼用するために
設けられるもので、例えば当該レソスタに端子４から％
ｌ′を入力することにより、端子８により第１の実施的
で詳述したような制御を可能とし、前記レソスタに％０
＃を入力することにより前記端子８で他の制御を可能と
する。このようにすれば、従来の端子数を増すことなく
バッテリバックアップ機能を備えることが可能となる。

一方、出力端子制御レノスタは、バッテリバックアップ
時の出力端子の状態を低レベルとするかフローティング
状態とするか決定するために設けられるもので、例えば
上記パッテリパックアッグモードレソスタと同様に、端
子４より％１１を入力するか、％０１を入力するかによ
り、出力端子の状態をフローティング状態とするか低ノ
ベル状態とするか決定する。この工うにすれば、ユーザ
からの幅広い要望に答えることができる。

なお、パッテリパックアッグモードレνスタの出力でｆ
−）回路を制御して端子８からの信号の送出先を変える
ことにより、上記のように端子８を２通りの機能に利用
できる。

また、例えば３ステートの出力バッファ回路を使用して
、端子８が高レベルになった時に、出力端子制御レソス
タの出力に応じて前記バッファ回路の出力がフローティ
ングと低レベルのどチラかになるように制御することに
より、上記のＬうに出力端子の状態を出力端子制御レソ
スタで決定できる。

（発明の効果）以上詳細に説明したように、この発明のＣＭ　ＯＳ半導
体集積回路によれば、チッグセレクタ端子以外に、すべ
ての入力端子、出力端子、入出力端子を制御できるパッ
テリパックアッグ用制御信号と回路を設けたことにより
、バッテリバックアップ時の抵抗による端子処理が不要
になるとともに、出力端子のパッテリパックアッグ用の
出力設定が容易となりバッテリバックアップ制御端子だ
けで全てのバッテリ・々ツクアップ処理が可能となり、
ユーザにとりて非常に使い易くなり、かつシステムのコ
ストの低減ならびに開発期間の短縮を因ることができる
。この発明は、特に自分自身ＣＰＵを持たず、自己制御
ができないロソックの果槓回路において有効である。

【図面の簡単な説明】

第１図はこの発明のＣＭＯＳ半導体集槓回路の第１の実
施例を示すブロック図、第２図ないし第５図は第１の実
施例に用いられる具体的回路例を示す回路図、第６図は
この発明の第２の実施例を示すブロック図、第７図は従
来のＣＳフローティング機能なしのＣＭＯＳスタティッ
クＲＡＭのブロック図、第８図は従来のＣＳフローティ
ング機能を備えたＣＭＯＳスタティックＲＡＭを示すブ
ロック図、第９図は従来の複合機能ＣＭＯＳＬＳＩのブ
ロック図である。１〜３・・・入力端子、４・・・入出力端子、５・・・
入力端子、６・・・入出力端子、７・・・出力端子、８
・・・パフテリパックアッグ用制御端子、１１・・・Ｒ
ＡＭ、１２・・・入出力ホード、１３・・・タイマ、２
１・・・入力バッファ回路、２２・・・出力バッファ回
路、２３・・・ノアＰ−）、２４・・・出力バッファ回
路、２５・・・入力バッファ回路、２６・・・オアダー
ト、２７・・・出力２２７７回路。ネジ邑萌竿Ｉ災方色イ列７）７−Ｄ−／り図第１図入力鳩）回ｊｌ’！ｒ４１Ｊ第２図第３図出力チ１メ２回８を介ジ第４図〉・８ゴカ４ｉ肯ｔｉ’）回路イ列第５図雁来の％ｔのＣＭＯＳスタティンクＲＡＭ第７図昼来−場’２１１）ＣＭＯＳズタティ・ツクＲン１／’
ｆ第８図

Claims

【特許請求の範囲】互いに独立した機能をもつＣＭＯＳスタティックＲＡＭ
とＣＭＯＳスタティック論理回路を内蔵したＣＭＯＳ半
導体集積回路において、該集積回路を選択するためのチップセレクト端子以外に
、バッテリバックアップ時のすべての端子の処理、すな
わち、該端子が入力端子あるいは入力状態となっている
入出力端子の場合は、該端子の入力バッファ回路の出力
を低レベルあるいは高レベルに固定し、前記端子が出力
端子あるいは出力状態となっている入出力端子の場合は
該端子を低レベル出力またはフローティング状態とする
ためのバッテリバックアップ用制御端子および回路を設
けたことを特徴とするＣＭＯＳ半導体集積回路。