JPH03203776A - 強誘電性液晶パネルの表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、強誘電性液晶パネル（以下、ＦＬＣＤとも略
称する）の表示制御装置に関する。

従来の技術 第１４図は、ＦＬＣＤＩを用いた表示システムの従来の
典型的な構成を概略的に示すブロック図である。この表
示システムでは、画像表示に必要な信号をデジタル信号
としてパーソナルコンピュータ２から画像表示を行うブ
ラウン管３に出力されるデジタル信号を使う。このパー
ソナルコンピュータ２から出力されるデジタル信号は別
のコントロール回路４で変換され、その変換信号によっ
てＦＬＣＤＩでの画像表示が行われる。

第１５図は、上記ＦＬＣＤＩの概略的な構成を示す断面
図である。２枚のガラス基板５ａ、５ｂは互いに対向さ
せて配置され、一方のガラス基板５ａの表面にはインジ
ウム錫酸化物（以下、ＩＴＯと略称する）からなる信号
電極Ｓが複数本互いに平行に配列されており、その上は
５ｉｎ２からなる透明な絶縁膜６　ａ＋で被覆されてい
る。信号電極Ｓと対向するもう一方のガラス基板５ｂの
表面にはＩＴＯからなる走査電極りが信号電極Ｓと直交
する向きに複数本互いに平行に配列されており、その上
は５ｉｎ２からなる絶縁膜６ｂで被覆されている。各絶
縁膜６ａ、６ｂ上にはラビング処理などを施したポリビ
ニルアルコールからなる配向膜７ａ、７ｂがそれぞれ形
成されている。この２枚のガラス基板５ａ、５ｂは一部
に注入口を残して封止剤８で貼り合わされ、その注入口
がら配向膜７ａ、７ｂで挟まれる空間内に真空注入にょ
って強誘電性液晶９が導入された後、上記注入口は封止
剤８で封止される。このようにして貼り合わされた２枚
のガラス基板５ａ、５ｂは、互いの偏向軸が直交する配
置とした２枚の偏向板１０ａ。

１０ｂで挟まれる。

第１６図は、上述した単純マトリクス構成のＦＬＣＤＩ
の走査電極しに走査側駆動回路１１が接続され、信号電
極Ｓに信号側駆動回路１２が接続された構成を示す平面
図である。走査側駆動回路１１は走査電ｉＬに電圧を印
加するための回路であり、信号側駆動回路１２は信号電
極Ｓに電圧を印加するための回路である。ここでは説明
を簡単にするために、走査電極りが３２本で信号電極Ｓ
が１６本の場合、つまり３２Ｘ１６の画素で構成されて
いるＦＬＣＤＩの場合について示しており、走査電極り
のそれぞれは符号りに添字ｉ　（ｉ＝１〜３２）を付加
して区別し、信号電極Ｓのそれぞれは符号Ｓに添字ｊ（
ｊ＝１〜１６）を付加して区別している。また、以後の
説明では、任意の走査電極Ｌｉと任意の信号電極Ｓｊが
交差する部分の画素を符号ＡｉＪで表すものとする。

第１７図は、上述したパーソナルコンピュータ２から出
力される各信号を示す波形図であり、そのうち第１７図
（１）はブラウン管３の画面の１走査区間のタイミング
を与える水理同期信号ＨＤであり、第１７図（２）はそ
の１画面分の周期を示す垂直同期信号ＶＤであり、第１
７図（３）は画像の表示データＤａｔａを示す、第１７
図（４）は水平同期信号ＨＤの１走査区間を拡大して示
す波形図であり、第１７図（５）は上記表示データＤａ
ｔａの１走査区間分を拡大して示す波形図であり、第１
７図（６）は１画素分の表示データＤａｔａのデータ転
送りロックＣＬＫを示す波形図である。

第１８図は、上述したコントロール回路４から出力され
る各信号を示す波形図であり、そのうち第１８図（１）
は走査電［！Ｌを選択する選択信号ＹＩを走査側駆動回
路１１に含まれる図示しないシフトレジスタ内において
順次転送させるためのクロックＹＣＬＫを示す波形図で
あり、第１８図（２）は上記選択信号ＹＩを示す波形図
であり、第１８図（３）はＦＬＣＤＩの各画素に対応す
る表示データＤＡＴＡを示す、第１８図（４）は上記ク
ロックＹＣＬＫの１周期分を拡大して示す波形図であり
、第１８図（５）は上記選択信号ＹＩのクロックＹＣＬ
ＫＩ周期相当分を拡大して示す波形図であり、第１８図
（６）は上記表示データＤＡＴＡのクロックＹＣＬＫＩ
周期相当分を拡大して示す波形図であり、第１８図（７
）は上記表示データＤＡＴＡを信号側駆動回路１２に含
まれる図示しないシフトレジスタ内に・おいて順次転送
させるための表示データ転送りロックＸＣＬＫを示す波
形図であり、第１８図（８）は信号側駆動回路１２のシ
フトレジスタ内の上記表示データＤＡＴＡを同じ信号ｌ
Ｉｌ！ｌ駆動回路１２に含まれる図示しない別のレジス
タに取り込んで保持するタイミングを与えるラッチパル
スＬＰの拡大波形図であり、第１８図（９）は走査電極
しに印加する電圧の種別を指定する信号ＶＣを示す波形
図であり、第１８図（１０）は信号電極Ｓに印加する電
圧の種別を指定する信号ＶＳを示す波形図である。

このように上記コントロール回路４には、第１７図に示
す４種類の信号つまり水平同期信号ＨＤ、垂直同期信号
ＶＤ、表示データＤａｔａ、データ転送りロックＣＬＫ
を、第１８図に示す７種類の信号つまりクロックＹＣＬ
Ｋ、選択信号ＹＩ、表示データＤＡＴＡ、表示データ転
送りロックＸＣＬＫ、ラッチパルスＬＰ、信号ｖｃ、ｖ
ｓに変換する機能が与えられている。

第１９図は、特開昭６４−５９３８９号公報において提
案されているＦＬＣＤＩの駆動方法に用いられる走査電
極りおよび信号電極Ｓへの各印加電圧波形を示す波形図
である。そのうち、第１９図（１）に示す波形は走査電
極りに印加され、その走査電極り上の画素のメモリ状態
つまり表示されている輝度の状態を書換えることのでき
る選択電圧Ａの波形であり、第１９図（２）に示す波形
は走査電極りに印加されるが、その走査電極り上の画素
の表示状態を書換えることのできない非選択電圧Ｂの波
形である。第１９図（３）に示す波形は画素を「明」の
輝度状態に書換えるときに信号電極Ｓに印加される書換
え明電圧Ｃの波形であり、第１９図（４）に示す波形は
画素を「暗」の輝度状態に書換えるときに信号電極Ｓに
印加される書換え暗電圧りの波形であり、第１９図（５
）に示す波形は画素Ｓの表示状態を書換えないときに信
号電極Ｓに印加される非書換え電圧Ｇの波形である。第
１９図く６）〜（１１）は画素Ａｉｊにかかる実効電圧
の波形を示し、そのうち、第１９図（６）の波形Ａ−Ｃ
は走査電極Ｌｉに選択電圧Ａが印加され、信号電極Ｓｊ
に書換え明電圧Ｃが印加されたときの波形をポル、第１
９図（７）の波形Ａ−Ｄは走査電極Ｌｉに選択電圧Ａが
印加され、信号電極Ｓｊに書換え暗電圧りが印加された
ときの波形を示し、第１９図（８）の波形Ａ−Ｇは走査
電極Ｌｉに選択電圧Ａが印加され、信号電極Ｓｊに非書
換え電圧Ｇが印加されたときの波形を示し、第１９図（
９）の波形Ｂ−Ｃは走査電極Ｌｉに非選択電圧Ｂが印加
され、信号電極Ｓｊに書換え明電圧Ｃが印加されたとき
の波形を示し、第１９図（１０）の波形Ａ−Ｄは走査電
極Ｌｉに非選択電圧Ｂが印加され、信号電極Ｓｊに書換
え暗電圧りが印加されたときの波形を示し、第１９図（
１１）の波形Ｂ−Ｇは走査電極Ｌｉに非選択電圧Ｂが印
加され、信号電極Ｓｊに非書換え電圧Ｇが印加されたと
きの波形を示している。

上記駆動方法によって第１６図のＦＬＣＤＩの画素Ａｉ
ｊの表示状態が書換えられる場合、走査電極Ｌｉには第
１９図（１）の選択電圧Ａが印加され、残りの全部の走
査電極Ｌｋ　（ｋ≠ｉ　　ｋ＝１〜３２）には第１９図
（２）に示す非選択電圧Ｂが印加され、画素Ａｉｊが「
明」の表示状態に書換えられるときには信号電極Ｓｊに
第１９図〈３）に示す書換え明電圧Ｃが印加され、画素
Ａｔｊが「暗」の表示状態に書換えられるときには信号
電極Ｓｊに第１９図（４）に示す書換え暗電圧りが印加
され、また画素Ａｉｊの前のフレームでの「明」の表示
状態あるいは「暗」の表示状態がそのまま維持されれば
よいときには信号電極Ｓｊに第１９図（５）に示す非書
換え電圧Ｇが印加される。

例えば第１６図のＦＬＣＤＩにおいて、斜線を施して示
す「暗」の表示状態の各画素Ａｉｊによって画面に「強
請」の文字が表示されている状態を、第２０図に示すよ
うに「常誘」の文字が表示されている状態に言換える場
合、「暗」の表示状態から「明」の表示状態に書換えら
れる画素Ａｉｊを書換え明電圧Ｃに対応付けて符号Ｃで
表し、「明」の表示状態から「晴」の表示状態に書換え
られる画素Ａｉｊを書換え暗電圧りに対応付けて符号り
で表し、「暗」の表示状態のままである画素Ａｉｊを符
号Ｆで表し、「明」の表示状態のままである画素Ａ１ｊ
を無記号で表すと全体の画面は第２１図に示すように表
される。この場合、符号Ｆの画素Ａｉｊおよび無記号の
画素Ａｉｊは非書換え電圧Ｇに対応することになる。

第２２図は、このとき走査電極ＬＬ、Ｌ２．Ｌ３、信号
電極Ｓ５．Ｓ６および画素Ａ１５．Ａ１６、Ａ２５．Ａ
２６にかかるそれぞれの電圧波形を示している。そのう
ち、第２２図（１）は参考のために走査側駆動回路１１
におけるシフトレジスタでの選択信号Ｙｌの転送用クロ
ックＹＣＬＫの波形を示し、第２２図（２）は上記選択
信号ＹＩの波形を示し、第２２図（３）は走査電極Ｌ１
への印加電圧波形を示し、第２２図（４）は走査電極Ｌ
２への印加電圧波形を示し、第２２図（５）は走査電極
Ｌ３への印加電圧波形を示し、第２２図（６）は信号電
極Ｓ５への印加電圧波形を示し、第２２図（７）は信号
電極Ｓ６への印加電圧波形を示し、第２２図（８）は画
素Ａ１５へ印加される実効電圧波形を示し、第２２図（
′９）は画素Ａ１６へ印加される実効電圧波形を示し、
第２２図（１０）は画素Ａ２５へ印加される実効電圧波
形を示し、第２２図（１１）は画素Ａ２６へ印加される
実効電圧波形を示す。

上記駆動方法においては、第２２図（９）に示す画素Ａ
１６の実効電圧および第２２図（１１）に示す画素Ａ２
６の実効電圧から判るように、画素Ａｉｊにかかる電圧
はその表示状態を書換えない限り、走査電極Ｌｉを選択
していようと選択していまいとほぼ同じになる。このこ
とから、ある走査電極Ｌｉに選択電圧Ａが印加されてか
ら次に同じ走査電極Ｌｉに選択電圧Ａが印加されるまで
の時間つまり１フレ一ム周期が３３．３ｍｓ　（３ＯＨ
ｚ相当）より長い低速駆動の場合でも、フリッカを感じ
ることのない表示が可能となる。

発明が解決しようとする課題 ところで、現在ＦＬＣＤＩに一般的に使用されている強
誘電性液晶の場合、走査側駆動回路１１や信号側駆動回
路１２として例えば耐圧２４Ｖのものを使用するものと
すると、第１９図に示される各印加電圧の単位パルス幅
ｔｏとして５０μｓ程度を設定する必要があり、上述し
た駆動方法を採用する場りには１選択時間（６ｔＯ）と
して３００μｓ程度を割り当てる必要がある。そこで、
この条件のもとに１０００本の走査電極りを持つＦＬＣ
ＤＩを駆動するとすれば、この場合の１フレ一ム周期は
０．３ｍｓとなる。

しかし、このことはユーザがキーボードから何等かの入
力を行ってから画面の表示が書換えられるまでに０．３
ｍｓ以上の時間がかかることを意味しており、これでは
上述したようにフリッカのない表示が行われるといって
も応答速度の限界のために結局走査電極数を制限せざる
を得ないという問題点を有する。

したがって、本発明の目的は、走査電極数に左右される
ことなくフレーム周期を短縮することのできる強誘電性
液晶パネルの表示制御装置を提供することである。

課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査電
極と複数の信号電極との間に強誘電性液晶を介在させ、
走査電極と信号電極が交差する部分の強誘電性液晶を画
素とし、信号電極には表示データに対応する波形の信号
電圧を印加し、走査電極にはその電極上の画素の表示状
態を書換えることのできる波形の選択電圧を線順次で印
加するとともに、１フレーム後に同じ走査電極に再び選
択電圧を印加するまでの間は他の走査電極に選択電圧が
印加されるタイミングで画素の表示状態を書換えること
のできない非選択電圧を繰り返し印加するようにした強
誘電性液晶パネルの表示制御装置において、 次のフレームで各画素に表示させるべき１画面分の表示
データを格納するための表示データ用フレームメモリと
、 現在表示されている表示データと前記表示データ用フレ
ームメモリに格納されている表示データとの同異を示す
１画面分の同異識別データを格納する同異参照用フレー
ムメモリと、 前記各走査電極にそれぞれ対応付けられ、その走査電極
上の画素に対応する前記同異参照用フレームメモリの同
異識別データに１つでも異なることを示すデータがある
か否がを示すライン同異識別データを格納するラインメ
モリと、 選択電圧が走査電極に印加されている間に、その走査電
極に続く各走査電極に対応するラインメモリのライン同
異識別データを線順次に調べ、そのライン同異識別デー
タが異なることを示すデータであれば対応する走査電極
に選択電圧を印加することに決め、そのライン同異識別
データとして異なることを示すデータが見付からなけれ
ばそのうちのいくつかのライン同異識別データに対応す
る走査電極にだけ選択電圧を印加することに決めるかま
たはいずれの走査電極にも選択電圧を印加しないことに
決めるかを選択する走査電極選択手段と、 表示データ用フレームメモリの表示データと同異参照用
フレームメモリの同異識別データとに基づき、走査電極
選択手段によって選択すると決められた走査電極上の画
素に対応する表示制御用データを、その走査電極の選択
に同期して強誘電性液晶パネルの信号電極側に与えるデ
ータ出力手段とを備えたことを特徴とする強誘電性液晶
パネルの表示制御装置である。

作　　用 本発明に従えば、ｍ木の走査電極を持つ強誘電性液晶パ
ネルの場合、走査電極上の画素が現在表示している表示
データと次のフレームで表示させるべき表示データとに
違いのある走査電極の数をｑ本とすると、表示データに
違いのない残りの（ｍ−ｑ）本の走査電極については全
く選択電圧が印加されないかまたはそのうちの何本かの
走査電極にしか選択電圧が印加されないので、残りの（
ｍ−ｑ＞本のうち２本の走査電極を選択するとしても１
フレームの間には（ｍ−ｑ−ｐ）本の走査電極について
選択電圧の印加が省略されることになりフレーム周期が
大幅に短縮化される。

実施例 第１図は、本発明の一実施例である強誘電性液晶パネル
の表示制御装置が適用される表示システｌ＼の構成を示
すブロック図である。この表示システムの楕或は、概略
的には上述した従来の表示システムの場合と同じであり
、画像表示に必要な信号をデジタル信号としてパーソナ
ルコンピュータ２２から画像表示を行うブラウン管２３
に出力されるデジタル信号を使う。このパーソナルコン
ピュータ２２から出力されるデジタル信号はこの実施例
の表示制御装置であるコントロール回路２４で変換され
、その変換信号によってＦＬＣＤ２１での画像表示が行
われる。

上記ＦＬＣＤ２１の具体的な構成については、第１５図
に示した従来の場合のＦＬＣＤＩと変わらないので、そ
の説明はここでは省略する。なお、ＦＬＣＤ２１の強誘
電性液晶として、この実施例ではメルク社製のＺＬＩ−
４２３７１０００が使用され、配向膜としてポリイミド
が用いられている。

第２図は、上記コントロール回路２４の構成を概略的に
示すブロック図である。表示データ用フレームメモリ２
５は上記パーソナルコンピュータ２２から送出される１
画面分の表示データＤａｔａを保持するためのメモリで
ある。この表示データ用フレームメモリ２５からは、現
在ＦＬＣＤ〜１の画面に表示されている表示データと、
次のフレームで表示されるべき表示データとの同異を示
す変換データＲｘが出力される。

ラインメモリ２６は、上記表示データ用フレームメモリ
２５から出力される変換データＲｘに基づき、ＦＬＣＤ
２１の各走査電極上の画素において現在表示されている
表示データと次のフレームで表示される表示データとに
違いのある画素が１つでもあるか否かを示すライン同異
識別データを各走査電極別に保持するためのメモリであ
る。このラインメモリ２６では、各走査電極ごとのライ
ン同異識別データを保持するためにそれぞれ１ビットの
記憶領域が割り当てられている。

参照用フレームメモリ２７は、上記表示データ用フレー
ムメモリ２５から出力される１画面分の変換データＲｘ
を保持するためのメモリである。

入力制御回路２８は、パーソナルコンピュータ２２から
送出される水平同期信号ＨＤ、垂直同期信号ＶＤ、クロ
ックＣＬ　Ｋおよび出力制御回路２９から送出される信
号○Ｗ、ＯＡｃ、ＯＡｓに基づき、表示データ用フレー
ムメモリ２５、ラインメモリ２６および参照用フレーム
メモリ２７／＼のデータ書込みを制御するための回路で
ある。

出力制御回路２９は、表示データ用フレームメモリ２５
、ラインメモリ２６および参照用フレームメモリ２７か
らの保持データの読出しおよび駆動制御回路３０の出力
制御を行うための回路である。

駆動制御回路３０は、表示データ用フレームメモリ２５
から与えられるデータＤＯと、参照用フレームメモリ２
７から与えられるデータＤＲＥとに基づき、ＦＬＣＤ２
１の表示駆動を制御する信号を出力する゛ための回路で
ある。

第３図は、上述した単純マトリクス構成のＦＬＣＤ２１
の走査電極しに走査側駆動回路３１が接続され、信号電
極Ｓに信号側駆動回路３２が接続された構成を示す平面
図である。走査側駆動回路３１は走査電極りに電圧を印
加するための回路であり、信号側駆動回路３２は信号電
極Ｓに電圧を印加するための回路である。ここでも従来
例の場合と同様に、説明を簡単にするために走査電極り
が３２本で信号電極Ｓが１６本の場合、つまり３２×１
６の画素で構成されているＦＬＣＤ２１の場合について
示しており、走査電極りのそれぞれは符号りに添字ｉ　
（ｉ＝１〜３２）を付加して区別し、信号電極Ｓのそれ
ぞれは符号Ｓに添字ｊ（ｊ＝１〜１６）を付加して区別
している。また、以後の説明でも従来例の説明の場合と
同様に、任意の走査電極Ｌｉと任意の信号型［＋Ｓｊが
交差する部分の画素を符号Ａｌｊで表すものとする。

第４図は、従来例の説明において第１６図で示した「強
請」の文字を表示している状態から、第３図に示すよう
に斜線を施した「暗」表示の画素で「寓話」の文字を表
示した状態にＦＬＣＤ２１の画面が切り換えられるとき
に、上記参照用フレームメモリ２７に保持される１画面
分の変換データＲｘをＦＬＣＤ２１の画面上に表示した
形で模式的に示した図である。斜線を施した画素の部分
は、その画素の変換データＲｘが、現在表示されている
表示データと次のフレームで表示される表示データとが
異なることを示すデータであることを表している。

第５図および第６図は、上記画面の切換え動作時にコン
トロール回路２４からＦＬＣＤ２１へ送出される各出力
信号を示す波形図であり、そのうち第５図（１）および
第６図（１）は走査電極りを選択する選択信号ＹＩを走
査側駆動回路１１に含まれる図示しないシフトレジスタ
内において順次転送させるためのクロックＹＣＬＫを示
す波形図であり、第５図（２）および第６図（２）は上
記選択信号ＹＩを示す波形図であり、第５図（３）およ
び第６図（３）はＦＬＣＤ２１の各画素に対応する表示
データＤＡＴＡを示す。第５図（４）および第６図（４
）は走査電極りの１選択時間ごとに走査側駆動回路３１
に与えられるクロックＬＣＬＫを示す波形図である。第
５図（５）は上記クロックＹＣＬＫの１周期分を拡大し
て示す波形図であり、第５図（６）は上記選択信号ＹＩ
のクロックＹＣＬＫＩ周期相当分を拡大して示す波形図
であり、第５図（７）は上記表示データＤＡＴＡのクロ
ックＹＣＬＫＩ周期相当分を拡大して示す波形図であり
、第５図（８）は上記表示データＤＡＴＡを信号側駆動
回路３２に含まれる図示しないシフトレジスタ内におい
て順次転送させるためのデータ転送りロックＸＣＬＫを
示す波形図であり、第５図（９）は信号側駆動回路３２
のシフトレジスタ内の上記表示データＤＡＴＡを同じ信
号側駆動回路３２に含まれる図示しない別のレジスタに
取り込んで保持するタイミングを与えるラッチパルスＬ
Ｐの拡大波形図であり、第５図（１０）は走査電極りに
印加する電圧の種別を指定する信号ＶＣを示す波形図で
あり、第５図（１１）は信号電極Ｓに印加する電圧の種
別を指定する信号ＶＳを示す波形図である。なお、第６
図（１）〜（４）は第５図（１）〜（４）の各波形に続
く波形を示している。

第７図は、上記動作時に入力制御回路２８から出力され
る各信号を示す波形図である。そのうち第７図（１）は
パーソナルコンピュータ２２から出力されるデータ転送
りロックＣＬＫを一定時間だけ遅延させた入力側クロッ
クｌ５ＣＰの波形を示し、第７図（２）は表示データＤ
ａｔａをパラレル変換するためのタイミングパルスＲＥ
の波形を示し、第７図（３）は走査電極りに対応付けら
れる表示データ用フレームメモリ２５、ラインメモリ２
６および参照用フレームメモリ２７の行アドレスＡｃの
データを示し、第７図（４）は信号電極Ｓに対応付けら
れる表示データ用フレームメモリ２５および参照用フレ
ームメモリ２７の列アドレスＡｓのデータを示し、第７
図（５）は上記クロックｌ５ＣＰに同期して入力側で表
示データ用フレームメモリ２５、ラインメモリ２６およ
び参照用フレームメモリ２７からデータを読み出すため
のタイミングパルスＩＯＥの波形を示し、第７図（６）
は上記クロックＩ　ＳＣＰに同期して入力側で表示デー
タ用フレームメモリ２５、ラインメモリ２６および参照
用フレームメモリ２７にデータを書き込むためのタイミ
ングパルスＩＷＥの波形を示し、第７図（７）は表示デ
ータ用フレームメモリ２５および参照用フレームメモリ
２７の出力側からデータを読み出すためのタイミングパ
ルスＯＯＥの波形を示し、第７図（８）は上記クロック
ｌ５ＣＰに同期しラインメモリ２６に送出されるタイミ
ングパルスＲＯＥの波形を示し、第７図（９）も同じく
クロックｌ５ＣＰに同期しラインメモリ２６に送出され
るタイミングパルスＲＷＥの波形を示している。

また、第８図は、上記動作時に出力制御回路２９から出
力される各信号を示す波形図である。そのうち、第８図
（１）は出力側のクロックＣＰの波形図を示し、第８図
（２）はクロックＣＰに同期して表示データ用フレーム
メモリ２５、ラインメモリ２６および参照用フレームメ
モリ２７へ送出されるこれらデータをシリアル変換する
ためのタイミングパルスＬＯの波形を示し、第８図（３
）は参考のために示したラインメモリ２６から出力制御
回路２９へ与えられるライン同異識別データＳＡＭＥで
あり、第８図（４）はクロックｃｐに同期したタイミン
グパルスＯＷを示し、第８図（５）は表示データ用フレ
ームメモリ２５、ラインメモリ２６および参照用フレー
ムメモリ２７に与えられるこれらメモリの出力側行アド
レスＯＡｃを示し、第８図（６）は表示データ用フレー
ムメモリ２５および参照用フレームメモリ２７に与えら
れるこれらメモリの出力側列アドレスＯＡｓを示し、第
８図（７）は走査側駆動回路３１に与えるクロックＹＣ
ＬＫを駆動制御回路３０で生成させるためのタイミング
パルスＨＣＥを示す波形図であり、第８図（８）は走査
側駆動回路３１に与えるクロックＬＣＬＫと信号側駆動
回路３２に与えるラッチパルスＬＰと各印加電圧を駆動
制御回路３０で生成させるためのタイミングパルスＨＰ
を示す波形図であり、第８図（９）は走査側駆動回路３
１に与える選択信号ＹＩを駆動制御回路３０で生成させ
るためのタイミングパルスＶＰを示す波形図である。

第９図は、このとき走査電極ＬＬ、Ｌ２．Ｌ３、信号電
極Ｓ５．Ｓ６および画素Ａ１５．Ａｌ１゜Ａ２５．Ａ２
６にかかるそれぞれの電圧波形を示している。そのうち
、第９図（１）は参考のために走査側駆動回路３１にお
けるシフトレジスタでの選択信号ＹＩの転送りロックＹ
ＣＬＫの波形を示し、第９図（２）は上記選択信号ＹＩ
の波形を示し、第９図（３）は１選択時間のタイミング
を与えるクロックＬＣＬＫの波形を示す。第９図（４）
は走査電極Ｌ１への印加電圧波形を示し、第９図（５）
は走査電極Ｌ２への印加電圧波形を示し、第９図（６）
は走査電ｆ！Ｌ３への印加電圧波形を示し、第９図（７
）は信号電極Ｓ５への印加電圧波形を示し、第９図（８
）は信号電極Ｓ６への印加電圧波形を示し、第９図（９
）は画素Ａ１５へ印加される実効電圧波形を示し、第９
図く１０）は画素Ａ１６へ印加される実効電圧波形を示
し、第９図（１１）は画素Ａ２５へ印加される実効電圧
波形を示し、第９図（１２）は画素Ａ２６へ印加される
実効電圧波形を示す。

次に、上記表示システムにおけるＦＬＣＤ２１を従来例
の説明で示した第１９図の印加電圧を用いる駆動方法で
駆動する場合に、ＦＬＣＤ２１の画面が「強請」の文字
を表示した状態から「寓話」の文字を表示した状態に切
り換えられるときの動作を、第３図〜第９図を参照して
説明する。ただし、この場合の１選択時間（６ｔＯ）は
約６００μｓである。

ＦＬＣＤ２１の画面に「強請」の文字が表示されている
フレームでは、表示データ用フレームメモリ２５に保持
されている表示データＤａｔａは従来例の説明で示した
第１６図の状態にある。

この状態のもとで、パーソナルコンピュータ２２から「
寓話」の文字を表示する表示データＤａｔａが表示デー
タ用フレームメモリ２５に送信されてくる。すると、表
示データ用フレームメモリ２５からは、「寓話」と「強
請」の違いである第４図に模式的に示すような１画面分
の変換データＲｘがラインメモリ２６および参照用フレ
ームメモリ２７へと送出される。その変換データＲｘは
参照用フレームメモリ２７ではそのまま保持されるが、
ラインメモリ２６では変換データＲｘの１走査電極分が
１つにまとめられて保持される。すなわち、第４図に沿
って説明すれば、その１つの走査電極り上の画素のうち
１画素でも「暗」表示で表した画素つまり前後のフレー
ムで表示データの異なる画素があればライン同異識別デ
ータＳＡＭＥとして「１」が保持され、１画素も「暗」
表示で表した画素がなければ「０」が保持される。

上記動作の制御は入力制御回路２８によって行われる。

すなわち、入力制御回路２８ではパーソナルコンピュー
タ２２から送出される水平同期信号ＨＤおよび垂直同期
信号ＶＤによって初期化され、同じくパーソナルコンピ
ュータ２２から送出されるデータ転送りロックＣＬＫを
一定時間遅延させたクロックｌ５ＣＰをクロックとして
このクロックｒｓｃｐと、表示データＤａｔａをパラレ
ル変換するためのタイミングパルスＲＥとが表示データ
用フレームメモリ２５へと送出される。また、タロツク
ｌ５ＣＰに同期して、メモリ２５２６２７からデータを
読み出すためのタイミングパルスＩＯＥと、データをメ
モリ２５，２６゜２７に書き込むためのタイミングパル
スＩＷＥと、各メモリ２５，２６．２７をアクセスする
行アドレスＡｃとしてこれらメモリの出力側用行アドレ
ス○Ａｃと入力側用行アドレスＯＡｃとを切り換えたア
ドレスデータとが上記入力制御回路２８から出力される
。さらに、上記入力制御回路２８からは、出力制御回路
２９から出力されるクロックＣＰに同期して各メモリ２
５．２７からデータを読み出すためのタイミングパルス
ＯＯＥと、これらメモリをアクセスする列アドレスＡｓ
として各メモリの出力側用列アドレスＯＡｓと入力側用
列アドレスＯＡｓとを切り換えたアドレスデータも出力
される。

次に、表示データ用フレームメモリ２５に保持されてい
るデータＤＯと参照用フレームメモリ２７に保持されて
いるデータＤＲＥとが駆動制御回路３０に送出される。

このとき、実際にデータＤＯ，ＤＲＥを出力させるのに
必要なデータ転送時間Ｔ１は１！！択時間（６ｔＯ）よ
りも十分小さく設定され、データ転送時間Ｔ１に入る前
に出力制御回路２９によってその走査電極りに対応する
ラインメモリ２６のライン同異識別データＳＡＭＥが確
認される。このとき、ライン同異識別データＳＡＭＥが
「０」であるという状態が続けば、次の走査電極りに対
応するライン同異識別データＳＡＭＥを確認するという
動作が最大４回まで繰り返され、それでもライン同異識
別データＳＡＭＥが「１」にならないとき、その４番目
の走査電極ＬのデータＤｏ、ＤＲＥが駆動制御回路３ｏ
へと送出される。上記４回の動作までに「１」のライン
問責識別データＳＡＭＥが現れれば、その走査電極りに
対応するデータＤｏ、ＤＲＥが駆動制御回路３０に送出
される。また、ラインメモリ２６では、ライン問責識別
データ５ＡＶＥが出力された後で、その走査電極りに対
応するライン問責識別データ５ＡＶＥの内容が「０」に
リセットされる。

上述した一連の動作は、出力制御回路２９がら出力され
るタイミングパルスＯＷによって制御され人力制御回路
２８からラインメモリ２６に送出されるタイミングパル
スＲＯＥ、ＲＷＥと、出力制御回路２つから表示データ
用フレームメモリ２５、ラインメモリ２６および参照用
フレームメモリ２７に送出されるタイミングパルスＬＯ
とによって行われる。

以後、パーソナルコンピュータ２２から「寓話」の表示
データＤａｔａが表示データ用フレームメモリ２５に送
られ続ける場合には、表示データ用フレームメモリ２５
は「寓話」文字表示のデータを保持し続けることになる
が、その表示データ用フレームメモリ２５から出力され
る変換データＲＸはすべて第４図における斜線を施さな
い画素に対応する「０」となる、その変換データＲｘは
ラインメモリ２６および参照用フレームメモリ２７に送
出されるが、参照用フレームメモリ２７の保持データに
ついてはラインメモリ２６のライン問責識別データＳＡ
ＭＥが「０」にならない限り、対応する走査電ｌｉＬ上
のデータは「０」に書換えられない。

また、出力制御回路２９から駆動制御回路３０に対して
は、走査側駆動回路３１に入力する選択信号ＹＩを生成
させるためのタイミングパルスＶＰ、走査ｆｆＩＩＩ駆
動回路３１に入力するクロックＹＣＬＫを生成させるた
めのタイミングパルスＨＣＥ、走査側駆動回路３１に入
力するクロックＬＣＬＫと信号側駆動回路３２に与える
ラッチパルスＬＰと各印加電圧を生成させるためのタイ
ミングパルスＨＰがそれぞれ出力される。

以上の動作の結果、コントロール回路２４がらＦＬＣＤ
２１に対しては、第５図および第６図に示す各信号が出
力される。すなわち、表示データ用フレームメモリ２５
に保持される表示データは「強請」の文字表示のものか
ら「寓話」の文字表示のものへと変化し、参照用フレー
ムメモリ２７のデータは第４図に模式的に示す通りにな
り、またラインメモリ２６のライン問責識別データＳＡ
ＭＥは走査電極Ｌ１〜Ｌ１６までが「１」で、走査電極
ＬＬ７〜Ｌ３２までが「０」となる。

いま、表示が走査電極Ｌ１から開始されるものとすると
、まず出力制御回路２９から行アドレス０Ａｃ＝１が入
力制御回路２８を経て各メモリ２５．２６．２７に入力
され、このときラインメモリ２６のライン問責識別デー
タＳＡＭＥはｒｌＪとなり、走査電極Ｌ１に対応する表
示データ用フレームメモリ２５のデータＤＯおよび参照
用フレームメモリ２７のデータＤＲＥが駆動制御回路３
０に転送される。

走査電極し２〜Ｌ１６までは上記動作が繰り返される。

次いで、出力制御回路２９から行アドレス０Ａｃ−１７
が各メモリ２５，２６．２７に送出されるとラインメモ
リ２６のライン問責識別データＳＡＭＥが「０」となり
、出力制御回路２９から出力される行アドレスＯＡｃは
１だけ増加して１８に切り換えられる。ライン問責識別
データＳＡＭＥはその後「０」が続くが、この動作は最
大４回に限られているので行アドレスＯＡｃが２０にな
ると、走査電極Ｌ２０に対応する表示データ用フレーム
メモリ２５のデータＤｏおよび参照用フレームメモリ２
７のデータＤＲＥが駆動制御回路３０に転送される。以
下、同様の動作が繰り返される。

このときの走査電極Ｌｌ、Ｌ２．Ｌ３、信号型＠１Ｉｓ
５．Ｓ６および画素Ａ１５．Ａ１６．Ａ２５Ａ２６への
印加電圧は第９図に示すようになる。

この場合、信号電極Ｓに印加される信号電圧の種別は上
記表示データ用フレームメモリ２５のデータＤＯと参照
用フレームメモリ２７のデータＤＲＥとによって決まる
。すなわち、例えばデータＤＯが「明」表示のデータで
、データＤＲＥが前後フレームの表示データ間に違いが
あることを示すデータであるときには、信号電圧として
書換え明電圧Ｃが選択され、またデータＤｏが「暗」表
示のデータで、データＤＲＥが前後フレームの表示デー
タ間に違いがあることを示すデータであるときには、信
号電圧として書換え暗電圧りが選択される。さらにデー
タＤｏが「明」表示のデータで、データＤＲＥが前後の
フレームの表示データ間に違いがないことを示すデータ
である場合、およびデータＤＯが「暗」表示のデータで
、データＤＲＥが前後フレームの表示データ間で違いが
ないことを示すデータである場合には、いずれも信号電
圧として非書換え電圧Ｇが選択される。

この実施例では、現在表示されている表示データと次の
フレームで表示される表示データとに違いのある画素が
１つもない走査電極については、これらの走査電極が続
く場合でも次のフレームでは４本に１本しか選択されな
いので、選択を省略された走査電極本数だけそのフレー
ムの見掛は上の周期が短縮されたことになる。なお、前
後フレームの表示データ間に違いのある画素が１つもな
い走査電極はすべて選択しないようにしてもよい。

ところで、例えばパーソナルコンピュータの表示画面で
は全画面が一度に書き換わることは稀で、プログラムの
工夫次第によっては表示データの変わる走査電極本数を
かなり少なくすることができる。とくに、ワードプロセ
ッサの場合には１文字ごとの表示データが入力されるの
で数行分の文字が一度に書換えられることはほとんどな
く、１画面を１ページに対応させるものとすると、１画
面当たり表示データの書換えの必要な走査電極本数は文
字１行分程度と非常に少ない。したがって、このような
パーソナルコンピュータやワードプロセッサのデイスプ
レィ制御用として、上記表示制御装置を使用した場合に
は、フレーム周期が大幅に短縮化され入力に対して画面
の書換えが行われるまでの応答速度が速められることに
なる。

上記実施例では、説明を簡単にするため１６×３２の画
素のＦＬＣＤ２１を対象とした表示の場合を示したが、
実際に１０２４Ｘ１０２４の画素のＦＬＣＤに上記実施
例を適用したところ、フリッカがなく応答速度の速い表
示が得られることが確認された。

ところで、上記実施例に適用された表示方式つまり従来
例の説明で示した第１９図の各波形の印加電圧を用いる
表示方式では、第９図に示す波形図から明らかなように
信号側駆動回路３２から出力する印加電圧として書換え
明電圧Ｃ１書換え暗電圧Ｄ、非書換え電圧Ｇの３種類の
印加電圧を必要とするので、２種類の印加電圧しか必要
としない信号側駆動回路に比べてその製造コストが高く
つくことになる。

しかし、第１９図の波形をよく見ると非書換え電圧Ｇの
前半の波形は書換え暗電圧りの前半の波形に、また非書
換え電圧Ｇの後半の波形は書換え明電圧Ｃの後半の波形
にそれぞれ等しいことが判る。そこで、この点に着目し
て、信号側駆動回路３２に与える印加電圧指定用の信号
値を、その信号値の前半は書換え暗電圧りと非書換え電
圧Ｇが同じ値となり、その後半は書換え明電圧Ｃと非書
換え電圧Ｇが同じ値となるように定めれば、信号側駆動
回路３２に要するコストを低減できることになる。

このような点を考慮して構成された、上記コントロール
回路２４の各部構成回路の具体例を第１０図〜第１３図
にそれぞれ示している。そのうち、第１０図は出力制御
回路２９を示し、ここでは４つのカウンタ３３ａ〜３３
ｄと、３つのＤフリップフロラ１３４ａ〜３４Ｃと、６
つのＮＡＮＤゲート３５ａ〜３５ｆと、１つのＡＮＤＮ
Ｏゲート３．４つのＮＯＲゲート３７　ａ　〜３７　ｄ
と、２つのＯＲゲー）３８ａ、３８ｂと、４つのＤＩＲ
スイッチ３９ａ〜３９ｄとによって構成されている。

また第１１図は表示データ用フレームメモリ２５を示し
、ここでは８つのＮＯＴＯＲゲート４１ａ〜４１ｈ８つ
のＥＸ−ＯＲゲート４１ａ〜４１ｈと、２つのラッチ付
きシフトレジスタ４２ａ。

４２ｂと、１つの３ステート出力バツフア４３と、１つ
のシフトレジスタ４４と、１つのスタテイツりＲＡＭ（
Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）４５
と、２つのＤフリップフロップ４６ａ、４６ｂと、５つ
のＮＡＮＤゲート４７ａ〜４７ｅと、４つのＡＮＤゲー
ト４８ａ〜４８ｄと、１つのスイッチ４９とで構成され
ている。

また第１２図はラインメモリ２６を示し、ここでは１つ
のスタティックＲＡＭ５０と、４つのＮＯＴゲート５１
ａ〜５１ｄと、２つの３ステート出力バッファ５２ａ、
５２ｂと、４つのＤフリップフロップ５３ａ〜５３ｄと
、２つのＮＡＮＤゲート５４ａ、５４ｂと、１０個のＡ
ＮＤゲート５５ａ〜５５ｊとで構成されている。

さらに第１３図は参照用フレームメモリ２７を示し、７
つのＮＯＴゲート５６ａ〜５６ｇと、１つのスタティッ
クＲＡＭ５７と、２つのＤフリップフロップ５８ａ、５
８ｂと、１つの３ステート出力バツフア５９と、１つの
シフトレジスタ６゜と、１１個のＮＡＮＤゲート６１ａ
〜６１にと、４つのＡＮＤゲート６２ａ　〜６２ｄと、
８つのＯＲゲート６３ａ〜６３ｈとで構成されている。

なお、上記実施例では信号電圧として書換え明電圧Ｃ１
書換え暗電圧りおよび非書換え電圧Ｇの３種類の電圧を
用いる駆動方式の場合について説明したが、フリッカを
問題にしないのであれば、信号電圧として非書換え電圧
Ｇを用いない駆動方式の場合でも同様にしてフレーム周
期の短縮化を図ることができる。

発明の効果 以上のように、本発明の強誘電性液晶パネルの表示制御
装置によれば、現在表示されている走査電極上の画素の
表示データと次のフレームでの表示データとが同じであ
る走査電極については、次のフレームで全く選択しない
がまたは数本に１本の割合でしが選択しないように構成
しているので、走査電極数の多い強誘電性液晶パネルの
場合でも１フレームに選択される走査電極本数が少なく
なる分だけフレーム周期を短縮でき、入力がされてから
画面に表示されるまでの応答時間をそれだけ速くするこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例である強誘電性液晶パネルの
表示制御装置を適用した表示システムの概略的な構成を
示すブロック図、第２図はその表示制御装置であるコン
トロール回路の概略的な構成を示すブロック図、第３図
はそのコントロール回路を用いて「寓話」の文字を表示
させた強誘電性液晶パネルを示す図、第４図は参照用フ
レームメモリに保持される変換データの一例を模式的に
示す図、第５図および第６図はそれぞれコントロール回
路の出力信号を示す波形図、第７図はコントロール回路
における入力制御回路の出力信号を示す波形図、第８図
はコントロール回路における出力制御回路の出力信号を
示す波形図、第９図は強誘電性液晶パネルのいくつかの
走査電極、信号電極、画素に印加される各電圧を示す波
形図、第１０図は上記出力制御回路の具体的構成の一例
を示す回路図、第１１図は上記コントロール回路におけ
る表示データ用フレームメモリの具体的構成の一例を示
す回路図、第１２図は上記コントロール回路におけるラ
インメモリの具体的構成の一例を示す回路図、第１３図
は上記コントロール回路における参照用フレームメモリ
の具体的構成の一例を示す回路図、第１４図は従来の表
示制御装置を用いた表示システムの概略的な構成を示す
ブロック図、第１５図はその表示システムに用いられる
強誘電性液晶パネルの構成を示す断面図、第１６図はそ
の強誘電性液晶パネルにｒ強請」の文字を表示させた状
態を示す図、第１７図はその表示システムにおけるパー
ソナルコンピュータからの出力信号を示す波形図、第１
８図はその表示システムにおけるコントロール回路から
の出力信号を示す波形図、第１９図はその表示システム
における強誘電性液晶パネルの駆動に用いられる各印加
電圧を示す波形図、第２０図はその強誘電性液晶パネル
に「寓話」の文字を表示させた状態を示す図、第２１図
はその強誘電性液晶パネルの表示状態に印加電圧の種別
を対応付けて示す図、第２２図はその強誘電性液晶パネ
ルのいくつかの走査電極、信号電極、画素に印加される
各電圧を示す波形図である。 ２１・・・ＦＬＣＤ、２２・・・パーソナルコンピュー
タ、２４・・・コントロール回路、２５・・・表示デー
タ用フレームメモリ、２６・・・ラインメモリ、２７・
・・参照用フレームメモリ、２８・・・入力制御回路、
２９・・・出力制御回路、３０・・・駆動制御回路、３
１・・・走査側駆動回路、３２・・・信号側駆動回路、
Ｌ・・・走査電極、Ｓ・・・信号電極

Claims (1)

1. 【特許請求の範囲】 　互いに交差する方向に配列した複数の走査電極と複数
   の信号電極との間に強誘電性液晶を介在させ、走査電極
   と信号電極が交差する部分の強誘電性液晶を画素とし、
   信号電極には表示データに対応する波形の信号電圧を印
   加し、走査電極にはその電極上の画素の表示状態を書換
   えることのできる波形の選択電圧を線順次で印加すると
   ともに、１フレーム後に同じ走査電極に再び選択電圧を
   印加するまでの間は他の走査電極に選択電圧が印加され
   るタイミングで画素の表示状態を書換えることのできな
   い波形の非選択電圧を繰り返し印加するようにした強誘
   電性液晶パネルの表示制御装置において、 次のフレームで各画素に表示させるべき１画面分の表示
   データを格納するための表示データ用フレームメモリと
   、 現在表示されている表示データと前記フレームメモリに
   格納されている表示データとの同異を示す１画面分の同
   異識別データを格納する同異参照用フレームメモリと、 前記各走査電極にそれぞれ対応付けられ、その走査電極
   上の画素に対応する前記同異参照用フレームメモリの同
   異識別データに１つでも異なることを示すデータがある
   か否かを示すライン同異識別データを格納するラインメ
   モリと、 選択電圧が走査電極に印加されている間に、その走査電
   極に続く各走査電極に対応するラインメモリのライン同
   異識別データを線順次に調べ、そのライン同異識別デー
   タが異なることを示すデータであれば対応する走査電極
   に選択電圧を印加することに決め、そのライン同異識別
   データとして異なることを示すデータが見付からなけれ
   ばそのうちのいくつかのライン同異識別データに対応す
   る走査電極にだけ選択電圧を印加することに決めるかま
   たはいずれの走査電極にも選択電圧を印加しないことに
   決めるを選択する走査電極選択手段と、 表示データ用フレームメモリの表示データと同異参照用
   フレームメモリの同異識別データとに基づき、走査電極
   選択手段によって選択すると決められた走査電極上の画
   素に対応する表示制御用データを、その走査電極の選択
   に同期して強誘電性液晶パネルの信号電極側に与えるデ
   ータ出力手段とを備えたことを特徴とする強誘電性液晶
   パネルの表示制御装置。