JPH03201848A - 伝送路の折返し試験制御方式 - Google Patents
伝送路の折返し試験制御方式Info
- Publication number
- JPH03201848A JPH03201848A JP34452789A JP34452789A JPH03201848A JP H03201848 A JPH03201848 A JP H03201848A JP 34452789 A JP34452789 A JP 34452789A JP 34452789 A JP34452789 A JP 34452789A JP H03201848 A JPH03201848 A JP H03201848A
- Authority
- JP
- Japan
- Prior art keywords
- return
- synchronization
- envelope
- code
- detecting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送路の折返し試験制御方式に関し、特にエン
ベロープ形式によるデータ伝送における折返しコードを
用いた伝送路の折返しコードを用いた伝送路の折返し試
験制御方式に関する。
ベロープ形式によるデータ伝送における折返しコードを
用いた伝送路の折返しコードを用いた伝送路の折返し試
験制御方式に関する。
従来のこの種の伝送路の折返し試験制御方式は、折返し
試験コードを検出することにより折返し試験用接続を設
定している。
試験コードを検出することにより折返し試験用接続を設
定している。
第３図は従来の伝送路の折返し試験制御方式の構成例を
示すブロック図である。データは、受信回線１７を通じ
て伝送され、折返し試験コードが折返しコード検出回路
２２により検出されると、この折返しコード検出回路２
２の制御により切替スイッチ２０の接続が実線側がら破
線側へと切替わる。この切替えにより、受信回線１７が
らのデータが、切替スイッチ２ｏを通り送信回線２１へ
と、装置内にて折返され伝送される。
示すブロック図である。データは、受信回線１７を通じ
て伝送され、折返し試験コードが折返しコード検出回路
２２により検出されると、この折返しコード検出回路２
２の制御により切替スイッチ２０の接続が実線側がら破
線側へと切替わる。この切替えにより、受信回線１７が
らのデータが、切替スイッチ２ｏを通り送信回線２１へ
と、装置内にて折返され伝送される。
上述した従来の伝送路の折返し試験方式は、折返し試験
コードを検出することにより折返し試験のための接続を
設定するので、データ伝送中にデータ信号が外部雑音等
の影響によりたまたま折返し試験コードに変わると、誤
って折返し試験接続が設定されてしまうとうい欠点があ
る。
コードを検出することにより折返し試験のための接続を
設定するので、データ伝送中にデータ信号が外部雑音等
の影響によりたまたま折返し試験コードに変わると、誤
って折返し試験接続が設定されてしまうとうい欠点があ
る。
本発明の折返し試験制御方式は、同期用ビットを含むエ
ンベロープ形式のデータ内の折返し試験コードを検出し
て折返し試験用の接続を設定する制御信号を発する折返
しコード検出回路と、該制御信号に応答して接続を切替
える切替スイッチと、前記データのエンベロープ同期の
保護時間内でのみ前記制御信号を発するよう前記折返し
コード検出回路を制御するエンベロープ同期検出回路と
を備えている。
ンベロープ形式のデータ内の折返し試験コードを検出し
て折返し試験用の接続を設定する制御信号を発する折返
しコード検出回路と、該制御信号に応答して接続を切替
える切替スイッチと、前記データのエンベロープ同期の
保護時間内でのみ前記制御信号を発するよう前記折返し
コード検出回路を制御するエンベロープ同期検出回路と
を備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図であり、第２図
は本実施例のデータ伝送方式におけるエンベロープ形式
である。データ信号は、第２図における参照番号１，２
，３．・・・、１４，１５゜１６の順番で伝送される。
は本実施例のデータ伝送方式におけるエンベロープ形式
である。データ信号は、第２図における参照番号１，２
，３．・・・、１４，１５゜１６の順番で伝送される。
エンベロープ形式のデータ伝送方式では、エンベロープ
同期を下ビット１．４，７，１０，１１．１４によりと
るが、このＦビットにはある規則性をもたせてあり、こ
の規則性を検出することにより同期確立状態となる。
同期を下ビット１．４，７，１０，１１．１４によりと
るが、このＦビットにはある規則性をもたせてあり、こ
の規則性を検出することにより同期確立状態となる。
この規則性から外れたＦ′ビット４，７．１０が受信さ
れた時には、ある定められた長さ保護時間の後、同期は
ずれ状態となる。実施例では、この同期確立状態から同
期外れに至る保護時間を利用し、折返しコード検出を行
う。
れた時には、ある定められた長さ保護時間の後、同期は
ずれ状態となる。実施例では、この同期確立状態から同
期外れに至る保護時間を利用し、折返しコード検出を行
う。
すなわち、本実施例では、折返しコード検出回路１つに
、これを制御するエンベロープ同期検出回路１８が付加
接続しである。受信回線１７から伝送されてきた折返し
試験コードが折返しコード検出回路１つにより検出され
た時に、エンベロープ同期検出回路１８の送出信号が、
上述の同期外れ直前の保護時間であることを示している
場合にのみ、折返しコード検出回路１９が切替スイッチ
２０の接続を実線側から破線側に切替えて、折返し試験
接続を設定する。
、これを制御するエンベロープ同期検出回路１８が付加
接続しである。受信回線１７から伝送されてきた折返し
試験コードが折返しコード検出回路１つにより検出され
た時に、エンベロープ同期検出回路１８の送出信号が、
上述の同期外れ直前の保護時間であることを示している
場合にのみ、折返しコード検出回路１９が切替スイッチ
２０の接続を実線側から破線側に切替えて、折返し試験
接続を設定する。
以上説明したように本発明は、エンベロープ同期の保護
時間内でのみ折返し試験コードに応答させることにより
、データ伝送中における折返し試験接続の誤設定を防止
できる効果がある。
時間内でのみ折返し試験コードに応答させることにより
、データ伝送中における折返し試験接続の誤設定を防止
できる効果がある。
第１図は本発明の一実施例を示すプロ・ンク図、第２図
は本発明の実施例でのエンベロープ形式を示すデータ構
成国、第３図は従来方式のプロ・ンク図である。 １．１１．１４・・・く規則性の有る）Ｆビ・ｙト、４
７．１０・・・（規則性の無い〉Ｆビ・ント、２゜５．
８，１２．１５・・・データビット、３，６゜９．１３
，１６．・・・Ｓビット、１７・・・受信回路、１８・
・・エンベロープ同期検出回路、１９．２２・・・折返
しコード検出回路、２０・・・切替スイッチ、２１・・
・送信回線。 方１巴
は本発明の実施例でのエンベロープ形式を示すデータ構
成国、第３図は従来方式のプロ・ンク図である。 １．１１．１４・・・く規則性の有る）Ｆビ・ｙト、４
７．１０・・・（規則性の無い〉Ｆビ・ント、２゜５．
８，１２．１５・・・データビット、３，６゜９．１３
，１６．・・・Ｓビット、１７・・・受信回路、１８・
・・エンベロープ同期検出回路、１９．２２・・・折返
しコード検出回路、２０・・・切替スイッチ、２１・・
・送信回線。 方１巴
Claims (1)
- 同期用ビットを含むエンベロープ形式のデータ内の折返
し試験コードを検出して折返し試験用の接続を設定する
制御信号を発する折返しコード検出回路と、該制御信号
に応答して接続を切替える切替スイッチと、前記データ
のエンベロープ同期の保護時間内でのみ前記制御信号を
発するよう前記折返しコード検出回路を制御するエンベ
ロープ同期検出回路とを備えていることを特徴とする折
返し試験制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34452789A JPH03201848A (ja) | 1989-12-28 | 1989-12-28 | 伝送路の折返し試験制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34452789A JPH03201848A (ja) | 1989-12-28 | 1989-12-28 | 伝送路の折返し試験制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201848A true JPH03201848A (ja) | 1991-09-03 |
Family
ID=18369968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34452789A Pending JPH03201848A (ja) | 1989-12-28 | 1989-12-28 | 伝送路の折返し試験制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201848A (ja) |
-
1989
- 1989-12-28 JP JP34452789A patent/JPH03201848A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5947505B2 (ja) | デ−タ伝送装置 | |
| JPH03201848A (ja) | 伝送路の折返し試験制御方式 | |
| US4488003A (en) | Data communication system | |
| JPH0740702B2 (ja) | リモ−トテスト回路 | |
| JPS60251751A (ja) | デイジタル加入者線試験方式 | |
| JP2995356B2 (ja) | 障害検出方式 | |
| JPS6171738A (ja) | デ−タ伝送システム | |
| SU915279A1 (ru) | Устройство автоматического контроля каналов тональной частоты1 | |
| JPH05227257A (ja) | 伝送路折り返し試験制御方式 | |
| JP2754684B2 (ja) | 通信回線試験装置 | |
| JP3160927B2 (ja) | ループ試験回路 | |
| JPH0420150A (ja) | 伝送路の試験制御方式 | |
| JPH036165A (ja) | キャリア検出レベル設定方式 | |
| JPH0417437A (ja) | 伝送路試験方法及びそのシステム | |
| JPH0258946A (ja) | 伝送路の折返し試験制御方式 | |
| JPS59228443A (ja) | 同期化装置 | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JPH02237242A (ja) | データ回線終端装置 | |
| JPS5797753A (en) | Loop digital data highway device | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPH0316456A (ja) | 伝送路の折返し試験制御方式 | |
| JPH01200748A (ja) | 情報処理方式 | |
| JPS6348036A (ja) | 交換通話路導通試験方式 | |
| JPH02306735A (ja) | 通信制御装置 | |
| JPH03196751A (ja) | 音声通話路符号誤り検出方法 |