JPH0320051A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0320051A
JPH0320051A JP1303152A JP30315289A JPH0320051A JP H0320051 A JPH0320051 A JP H0320051A JP 1303152 A JP1303152 A JP 1303152A JP 30315289 A JP30315289 A JP 30315289A JP H0320051 A JPH0320051 A JP H0320051A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
semiconductor
resin
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1303152A
Other languages
English (en)
Other versions
JP2855719B2 (ja
Inventor
Hidekazu Sato
英一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1303152A priority Critical patent/JP2855719B2/ja
Priority to US07/486,430 priority patent/US5101324A/en
Priority to DE69015854T priority patent/DE69015854T2/de
Priority to EP90104127A priority patent/EP0389826B1/en
Publication of JPH0320051A publication Critical patent/JPH0320051A/ja
Application granted granted Critical
Publication of JP2855719B2 publication Critical patent/JP2855719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、フィルムキャリアを用いた半導体装置の実装
構造および実装方法並びに実装装置に関するものである
。
［従来の技術］ 半導体装置は、一般にリードフレームに設けたダイパッ
ドに半導体チップを取付け、半導体チップの外部電極と
リードフレームの端子とをそれぞれワイヤで接続し、こ
れをエポキシ樹脂の如き熱硬化性樹脂でパッケージした
のち各端子を切断し、製造している。
ところで、最近では電子機器の小形化、薄形化に伴ない
、これに使用する半導体装置も高密度実装するため、薄
くかつ小形の半導体装置の出現が望まれている。このよ
うな要請に答えるべく、フィルムキャリアのデバイスホ
ールに半導体チップを配設し、半導体チップの電極とフ
ィルムキャリアのフィンガーとを直接接続し、これに液
状の樹脂（例えばエボキシ樹脂）からなる封止材を印刷
あるいはボッティングしてパッケージした方式の半導体
装置が使用されるようになった。
第７図はフィルムキャリアを用いた半導体装置を説明す
るための平面図である。図において、１は長さ方向に等
間隔に、後述の半導体チップ６，（ｌａ．　８ｂ，・・
・の表面積より大きい面積のデバイスホール２，　２ａ
．　２ｂ，　−・・が設けられた厚さ２５〜１２５ｌｕ
ｌ程度のフィルムキャリア（以下フィルムという）であ
る。３はフィルム１に設けられた銅の如き導電率の高い
厚さ１０〜７０−、幅３０〜３０〇一程度の金属清から
なる多数のフィンガーで、その一部はデバイスホール２
内に突出して自由端となっている。５はフィルム１を搬
送するためのスブロケット穴である。
第８図は上記のようなフィルム１に半導体チップを取付
ける装置の一例を示す模式図で、チップ台８上に載置さ
れた半導体チップ６゛は、位置決めガイド９により所定
の位置に位置決めされる。
方、テープレールｌＯにガイドされ、スプロケットによ
り紙面の垂直方向に送られたフィルム１は、そのデバイ
スホール２が半導体チップ６上に達した位置で停止し、
半導体チップ６に設けた多数のバッド４と、各フィンガ
ー３とをそれぞれ整合させる。ついで加熱されたボンデ
ィングツール１１を下降させて各フィンガー３を加圧し
、所定の角度にフォーミングしてそれぞれバッド４に融
着させ、接続する。次に、フィルム１を移動してそれぞ
れフィンガー３を切断し、又はスキージ印刷、ポツティ
ング等により半導体チップ６及びフィンガー３の一部を
液状の封止用樹脂で封止したのちフィンガー３を切断し
て、半導体装置Ｄを製造する。
上記のようにして製造された半導体装ＷＩＤは、例えば
第９図及び第ｌＯ図に示すように、プリント配線基板２
０上に、能動面を該プリント配線基板２０側に向けて搭
載し、フィンガー３をプリント配線基板２０の表面に形
成した導電パターン２ｌにそれぞれはんだ付けしたのち
、スキージ印刷やボッティング等により半導体チップ６
の周囲及びフィンガー３を樹脂等で封止ｌ２する。
［発明が解決しようとする課題］ 上述のような半導体装置Ｄを実装したプリント配線基板
２０は、従来に比べて薄くできる、実装密度を高めるこ
とができる等の特長を有するが、半導体装置Ｄを樹脂等
で封止ｌ２すると、樹脂等の硬化収縮により第１１図に
示すように、プリント配線基板２０が半導体装置Ｄを取
付けた側に曲る（反る）という現象が発生する。
このため、半導体チップ６に圧縮割れを生ずることがあ
る。また、曲ったプリント配線基板２０をフレーム等に
固定する場合は曲りを矯正しなければならないが、その
際樹脂等によって封止１２されたフィンガー３が切断す
ることがあり、このため歩留りが低く、その上信頼性に
欠けるという問題があった。
さらに、従来に比べて実装密度を高めることができるが
、それにも限度があり、今後大幅に向上させることは困
難である。
本発明は、上記の課題を解決すべくなされたもので、半
導体装置の実装により基板に曲りが発生するおそれがな
く、その上実装密度を大幅に向上させることのできる半
導体装置の実装構造および実装方法並びに実装装置を得
ることを目的としたものである。
［課題を解決するための手段］ 本発明に係る半導体装置の実装構造および実装方法は、
フィルムキャリアに半導体チップを配設し、該半導体チ
ップに設けた多数の電極に前記フィルムキャリアのフィ
ンガーをそれぞれ接続して前記フィンガーを切断し、又
は前記半導体チップ及びフィンガーの一部を樹脂等で封
止したのち前記フィンガーを切断してなる半導体装置と
、両面に導電パターンが形成された基板とを有し、前記
半導体装置を前記基板の両面の対向する位置にそれぞれ
取付けてこれら各半一導体装置を樹脂等で封止して基板
と一体化するようにしたものである。
また本発明に係る半導体装置の実装装置は、基台と、該
基台に固定されたフレームと、前記基台上にＸ−Ｙ方向
に移動可能に搭載され基板が固定される加工テーブルと
、前記基板の両側において対向しかつ上下に移動可能に
基台とフレームに配設された少なくとも一対のボンディ
ングッールとを備えたものである。
［作用］ 先ず、基板の一方の面に必要な数の半導体装置を取付け
、ついで基板をｔ　ｓ　ｏ”回転して他方の面に前記半
導体装置と対向させて半導体装置を取付Ｊ）る。次に両
面に取付けた各半導体装置をそれぞれ樹脂等で封止し、
両面を同時に加熱してこれを硬化させて基板と一体化す
る。
また、下側のボンディングツールに半導体装置を載置す
ると共に基板の上面に半導体装置を搭載し、加工テーブ
ルを移動して半導体装置をボンディングツールと整合さ
せる。ついで両ボンディングツールを下降及び上昇させ
、両半導体装置を基板の表裏面に当接させて加圧・加熱
させれば、半導体装置は基板に接続される。
［実施例］ 第１図は本発明実施例を模式的に示した断面図、第２図
はその一部拡大図である。なお、第７図〜第１１図の従
来技術と同一又は相当部分には同じ符号を付してある。
本発明は、基板２０の両面にそれぞれ導電パターン２ｌ
を設け、半導体装置Ｄの能動面をそれぞれ基板２０側に
向け、かつ表裏対称位置に対向して配置し、フィンガー
３を導電パターン２ｌにそれぞれはんだで接続したのち
、半導体チップ６の周囲及びフィンガー３を樹脂等で封
止ｌ２シたものである。
次に、本発明の実装順序の一例を説明する。先ず、第３
図（ａ）に示すように、半導体装置Ｄのボンディングツ
ール２４を用いて基板２０の一方の面（例えば表面）に
、半導体装置Ｄをその能動面を基板２０側に向けてＪＴ
Ｉｔ置し、はんだが塗布された導電パターン２ｌとフィ
ンガー３とをそれぞれ整合させる。ついでフィンガー３
又はフィンガー３とフィルム１とをボンディングツール
２４で加圧、加熱し、各フィンガー３を導電パターン２
ｌにそれぞれ接続する。このようにして、基板２０の表
面に必要な半導体装置Ｄをすべて取付ける。
次に、基板２０を１８０＠回転し、半導体装置Ｄの取付
装置に対応して凹部２３が設けられた保持板２２上に載
せ、半導体装置Ｄをそれぞれ凹部２３内に位置させる。
この状態で基板２０の他方の面（表面）に、表面に取付
けた半導体装置と対称位置にかつこれと対向して前述と
同様に半導体装置Ｄを取付ける。
半導体装置Ｄの取付けが終ったときは、先ず当該面（裏
面〉の各半導体チップ６の周囲及びフィンガー３（フィ
ルム１を含むこともある）を樹脂等で封止ｌ２シ、つい
で基板２０を１８０＠回転して反対側の面（表面）に取
付けた半導体装置Ｄを前述と同様に封止１２する。なお
、この場合、半導体チップ６の直下において基板２０に
貫通穴２０ａを設け、この貫通穴２０ａにより上下の樹
脂を接続するようにすれば、封止強度を一層向上させる
ことができる。
最後に半導体装置Ｄが取付けられ、封止された基板２０
を加熱炉等に装入し、両面の工｛止部を同時に加熱して
樹脂等を硬化させて基板２０と一体化する。
このようにして本発明は、基板２ｏの両面にそれぞれ半
導体装置Ｄを取付けて樹脂等で封止し、両面を同峙に硬
化させるようにしたので、基板２ｏが樹脂等の硬化収縮
により曲がるおそれがない。
なお、ｍ３図（ｂ）に示すように半導体装置Ｄを基板２
０の表裏で異なる位置に実装すると、反ｋ−Ｉ側の面に
取付けた半導体装置Ｄに不均一なストレスがかかり、半
導体チップ６の割れやフィンガー３の切断を生ずること
があるので、好ましくない。
第４図は本発明の別の実施例を示す平面図である。本実
施例においては、半導体装置Ｄを基板２０の両面の対向
する位置に、かつ千鳥状に取付けたもので、これにより
さらに高密度実装が可能になるばかりでなく、基板２０
の曲り（反り）を防止して基板２０の強度を一層高める
ことができる。
さらに第５図の実施例は、硬化収縮し易い半導体装置Ｄ
の長辺方向を、基板２０の曲り（反り）難い短片方向と
ほぼ平行に、かつ両面に対向して取付けたもので、これ
により多数の半導体装置Ｄを実装しても基板２０の曲り
（反り）を防止することができる。
第６図は本発明に係る半導体装置の実装装置の実施例の
斜視図である。図において、３ｌは基台、３２は基台３
ｌ上に設けられた門型フレーム、３３．３３ａは基台３
１上に載置された加工テーブルで、モータ、圧縮空気等
により基台３ｌ上をＸ−Ｙ方向に共同して移動すること
ができる。３４は門型フレーム３２に設けた穴３Ｂに上
下に摺動可能に嵌装された支持棒、３４ａは支持捧３４
に対向して基台３ｌに設けた穴（図示せず）に上下に摺
動可能に賎装された支持棒で、両支持棒３４，３４ａの
先端部には対向してボンディングツール３５．３５ａが
取付けられている。３４ｂ．３４ｃ及び３５ｂ．３５ｃ
は上記と同じ構成の支持棒及びボンディングツールであ
る。なお、図示してないが、各支持棒３４〜３４ｃは圧
縮空気、ラックとピニオン等に駆動されて、穴３０　．
　３６ａ内を上下に移動する。
次に、上記のように構成した本装置の作用を説明する。
なお、説明を容易にするた゛め、ボンディングツール３
５．３５ａにより２個の半導体装置Ｄ．Ｄ１基板２０の
両面に対向して実装する場合を例にとって説明する。
（１）基板２０をねじ等３７により加工テーブル３３．
３３ａ上に固定する。なお、このとき各ボンディングツ
ール３５〜３５ｃはそれぞれ最上位及び最下位に位置さ
せておく。
（２）基板２０の下のボンディングツール３５ａ上に半
導体装ｒＩｔＤを載置すると共に、基板２０の上面に設
けた導電パターン（図示せず）上に別の半導体装ｉ！Ｄ
１を搭載する。
（３）加工テーブル３３．３３ａ，　Ｌたがって基板２
０をＸ−Ｙ方向に移動させて、半導体装置Ｄ１とボンデ
ィングツール３５とを整合させる。このとき、ボンディ
ングツール３５と３５ａは正確に対向しているので、ボ
ンディングツール３５ａに搭載した半導体装置Ｄと基板
２０上の半導体装置ＤＩの位置も正確に整合する。
（４）ボンディングツール３５ａを上昇させて半導体装
置Ｄの各端子を導電パターンに当接させ、ついでボンデ
ィングツール３５を下降させて半導体装置Ｄ１に当接さ
せる。これにより半導体装置Ｄ，Ｄｌは基板２０を中心
にしてポンディングツール３５３５ａ間に挾持される。
（５〉　この状態でボンディングツール３５．３５ａに
より半導体装置Ｄ，Ｄ１の端子を加圧、加熱すれば、各
端子は導電パターンに接続される。
（６）半導体装置Ｄ，Ｄ，の接続が終ったときは、ボン
ディングツール３５．３５ａを上昇及び下降させて上記
と同様にして次の半導体装置を実装する。
上記の説明では一対のボンディングッール３５，３５ａ
により半導体装置Ｄ，Ｄ，を実装する場合について説明
したが、他方のボンディングツール３５ｂ．３５ｃを別
個又は同時に使用してボンディングを行ってもよく、ま
た三対以上のボンディングツールを設けてもよい。
このように、本装置によれば簡単な構造で表裏両面に同
時に半導体装置Ｄをボンディングできるので、ボンディ
ング時間を大幅に短縮することができる。
上記の実施例では、フィルム１に取付けた半導体チップ
６を、そのままの状態でフィンガー３を切断して基板２
０の導電パターン２ｌに接続し、そのあとで樹脂等で封
止ｌ２する場合について説明したが、半導体チップ６を
フィルム１に取付けて樹脂等で封止たのちフィンガーを
切断した半導体装置Ｄを基板２０の両面に取付け、さら
に樹脂等で封止ｌ２するようにしてもよい。
また、半導体装置Ｄの能動面を基板２０側に向けて実装
する場合について説明したが、能動面を基板２０と反対
側に向けて実装してもよい。
［発明の効果］ 以上の説明から明らかなように、本発明は基板の両面の
対称位置にそれぞれ半導体装置を取付け、これを樹脂等
で封止したのち両面を同時に加熱して硬化させて基板と
一体化するようにしたので、樹脂等の硬化収縮が相殺さ
れ、基板が一方の側に曲る（反る）ことはない。このた
め、半導体チップが割れたりフィンガーが切断したりす
ることがなく、高品質で信頼性が高く、しかも歩留りの
高い製品を得ることができ、また、半導体装置を基板の
両面に取付けるようにしたので、実装密度を大幅に向上
することができる。
また、半導体装置の能動面を是板に向けて対向配置した
ので、光に弱い能動面への光の透過がほとんどなく、光
による誤動作を発生することがない。また不要な雑音を
抑えられるので、周囲へのノイズの飛び出しを抑制する
ことができる。
さらに本発明は、少なくとも上下一対のポンディングツ
ールにより、基板の両面に同時に半導体装置を接続する
ことができるので、ボンデイング時間を大幅に短縮でき
る等、実施による効果大である。
【図面の簡単な説明】
第１図は本発明実施例を模式的に示した断面図、第２図
はその一部拡大図、Ｔ５３図（ａ）　．　（ｂ）は本発
明に係る実装方式の一例を示す説明図、第４図及び第５
図はそれぞれ本発明の他の実施例の平面図、第６図は本
発明に係る半導体装置の実装装置の実施例の斜視図、第
７図及び第８図はフィルムキャリアを用いた半導体装置
の製造例を示す説明図、ｍ９図〜第１１図は従来の半導
体装置の実装例を示す説明図である。 １：フィルム、３：フィンガー　６二半導体チップ、ｌ
２：封止、２０：基板、２ｌ：導電パターン、Ｄ，Ｄ：
半導体装置、３ｌ：基台、３２：門型フレｌ −ム、３３．３３ａ　：加エテーブル、３５〜８５ｃ：
ボンディングツール。

Claims (3)

    【特許請求の範囲】
  1. （１）フィルムキャリアに半導体チップを配設し、該半
    導体チップに設けた多数の電極に前記フィルムキャリア
    のフィンガーをそれぞれ接続して前記フィンガーを切断
    し、又は前記半導体チップ及びフィンガーの一部を樹脂
    等で封止したのち前記フィンガーを切断してなる半導体
    装置を、両面に導電パターンが形成された基板の両面の
    対向する位置にそれぞれ取付け、これら各半導体装置を
    樹脂等で封止して基板と一体化したことを特徴とする半
    導体装置の実装構造。
  2. （２）フィルムキャリアに半導体チップを配設し、該半
    導体チップに設けた多数の電極に前記フィルムキャリア
    のフィンガーをそれぞれ接続して前記フィンガーを切断
    し、又は前記半導体チップ及びフィンガーの一部を樹脂
    等で封止したのち前記フィンガーを切断してなる半導体
    装置と、両面に導電パターンが形成された基板とを有し
    、 前記半導体装置を前記基板の両面の対向する位置にそれ
    ぞれ取付けてこれら各半導体装置を樹脂等で封止してな
    る半導体装置の実装方法。
  3. （３）基台と、該基台に固定されたフレームと、前記基
    台上にＸ−Ｙ方向に移動可能に搭載され基板が固定され
    る加工テーブルと、前記基板の両側において対向しかつ
    上下に移動可能に基台フレームに配設された少なくとも
    一対のボンディングツールとを備えたことを特徴とする
    半導体装置の実装装置。
JP1303152A 1989-03-02 1989-11-24 半導体装置 Expired - Fee Related JP2855719B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1303152A JP2855719B2 (ja) 1989-03-20 1989-11-24 半導体装置
US07/486,430 US5101324A (en) 1989-03-02 1990-02-28 Structure, method of, and apparatus for mounting semiconductor devices
DE69015854T DE69015854T2 (de) 1989-03-20 1990-03-02 Anordnung von Halbleiterbauelementen und Verfahren und Vorrichtung zur Montage von Halbleiterbauelementen.
EP90104127A EP0389826B1 (en) 1989-03-20 1990-03-02 Arrangement of semiconductor devices and method of and apparatus for mounting semiconductor devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6587989 1989-03-20
JP1-65879 1989-03-20
JP1303152A JP2855719B2 (ja) 1989-03-20 1989-11-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH0320051A true JPH0320051A (ja) 1991-01-29
JP2855719B2 JP2855719B2 (ja) 1999-02-10

Family

ID=26407039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303152A Expired - Fee Related JP2855719B2 (ja) 1989-03-02 1989-11-24 半導体装置

Country Status (4)

Country Link
US (1) US5101324A (ja)
EP (1) EP0389826B1 (ja)
JP (1) JP2855719B2 (ja)
DE (1) DE69015854T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345444B2 (en) 2007-11-01 2013-01-01 Panasonic Corporation Structure with electronic component mounted therein and method for manufacturing such structure

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04179263A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置とその製造方法
KR940003560B1 (ko) * 1991-05-11 1994-04-23 금성일렉트론 주식회사 적층형 반도체 패키지 및 그 제조방법.
DE4129146A1 (de) * 1991-09-02 1993-03-04 Siemens Nixdorf Inf Syst Bandfoermiger hilfstraeger als montagehilfe fuer die zeilenweise montage von halbleiterchips auf einer passflaeche eines traegerelementes und ein zugehoeriges montageverfahren
JP2721093B2 (ja) * 1992-07-21 1998-03-04 三菱電機株式会社 半導体装置
US5479051A (en) * 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
US6166894A (en) * 1999-03-15 2000-12-26 Lucent Technologies Inc. PCB based protector cartridge
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) * 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662351A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device for memory
JPS5920645U (ja) * 1982-07-30 1984-02-08 富士通株式会社 集合半導体モジユ−ル
JPS6157542U (ja) * 1984-09-18 1986-04-17
JPS61183570U (ja) * 1985-05-09 1986-11-15
JPS61199051U (ja) * 1985-05-31 1986-12-12
JPS63204635A (ja) * 1987-02-19 1988-08-24 Nec Corp メモリ−モジユ−ル
JPS641269A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor device
JPH0193196A (ja) * 1987-10-02 1989-04-12 Nec Corp プリント回路基板
JPH01293556A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 半導体装置の製造方法
JPH02174240A (ja) * 1988-12-27 1990-07-05 Hitachi Maxell Ltd 半導体装置の製造方法
JPH02290048A (ja) * 1989-02-15 1990-11-29 Matsushita Electric Ind Co Ltd 積層型半導体の実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395318A (en) * 1967-02-13 1968-07-30 Gen Precision Inc Circuit board card arrangement for the interconnection of electronic components
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
JPS54144872A (en) * 1978-05-04 1979-11-12 Omron Tateisi Electronics Co Electronic circuit device
JPS56167357A (en) * 1980-05-27 1981-12-23 Sharp Corp Tape carrier substrate for semiconductor device
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
GB2137805B (en) * 1982-11-19 1987-01-28 Stanley Bracey Chip carrier
US4783697A (en) * 1985-01-07 1988-11-08 Motorola, Inc. Leadless chip carrier for RF power transistors or the like
DE3533993A1 (de) * 1985-09-24 1987-04-02 Borg Instr Gmbh Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip
US4933810A (en) * 1987-04-30 1990-06-12 Honeywell Inc. Integrated circuit interconnector

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662351A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor device for memory
JPS5920645U (ja) * 1982-07-30 1984-02-08 富士通株式会社 集合半導体モジユ−ル
JPS6157542U (ja) * 1984-09-18 1986-04-17
JPS61183570U (ja) * 1985-05-09 1986-11-15
JPS61199051U (ja) * 1985-05-31 1986-12-12
JPS63204635A (ja) * 1987-02-19 1988-08-24 Nec Corp メモリ−モジユ−ル
JPS641269A (en) * 1987-06-24 1989-01-05 Hitachi Ltd Semiconductor device
JPH0193196A (ja) * 1987-10-02 1989-04-12 Nec Corp プリント回路基板
JPH01293556A (ja) * 1988-05-23 1989-11-27 Hitachi Ltd 半導体装置の製造方法
JPH02174240A (ja) * 1988-12-27 1990-07-05 Hitachi Maxell Ltd 半導体装置の製造方法
JPH02290048A (ja) * 1989-02-15 1990-11-29 Matsushita Electric Ind Co Ltd 積層型半導体の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345444B2 (en) 2007-11-01 2013-01-01 Panasonic Corporation Structure with electronic component mounted therein and method for manufacturing such structure

Also Published As

Publication number Publication date
JP2855719B2 (ja) 1999-02-10
EP0389826A1 (en) 1990-10-03
US5101324A (en) 1992-03-31
DE69015854D1 (de) 1995-02-23
DE69015854T2 (de) 1995-06-14
EP0389826B1 (en) 1995-01-11

Similar Documents

Publication Publication Date Title
JPH0320051A (ja) 半導体装置
US5440452A (en) Surface mount components and semifinished products thereof
US5631191A (en) Method for connecting a die to electrically conductive traces on a flexible lead-frame
JPH063819B2 (ja) 半導体装置の実装構造および実装方法
JP6387256B2 (ja) 半導体装置の製造方法
KR0179717B1 (ko) 반도체 패키지의 제조방법과 반도체의 실장방법 및 반도체 실장장치
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
US5485337A (en) Thin film magnetic head structure and method of fabricating the same for accurately locating and connecting terminals to terminal connections
JPH0539630Y2 (ja)
JPH0362542A (ja) 半導体装置及びその製造方法
JPH04177753A (ja) 樹脂封止型半導体装置
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
KR100276584B1 (ko) 테이프 비지에이 기판용 캐리어 프레임 및 그의 제작방법
JPH02246129A (ja) 半導体装置の実装構造および実装方法
KR100271354B1 (ko) 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
JP2523641B2 (ja) 半導体装置
JPH02224362A (ja) 半導体装置の製造方法
JPH09139440A (ja) チップスケールパッケージ
JPH0669277A (ja) 電子部品搭載装置
JPH0355858A (ja) 半導体素子の実装構造およびその実装方法
JPH0547832A (ja) 半導体装置
JPH03101289A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees