JPH03198367A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03198367A JPH03198367A JP34097289A JP34097289A JPH03198367A JP H03198367 A JPH03198367 A JP H03198367A JP 34097289 A JP34097289 A JP 34097289A JP 34097289 A JP34097289 A JP 34097289A JP H03198367 A JPH03198367 A JP H03198367A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead frame
- chip
- chips
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000007789 sealing Methods 0.000 claims abstract description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000004299 exfoliation Methods 0.000 abstract 2
- 230000010354 integration Effects 0.000 abstract 2
- 241001597017 Kurtidae Species 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体集積回路装置に関し、
リードフレームの剥がれや、接触不良を防止するととも
に、ＩＣの小型、高密度化および少量多品種化を図るこ
とのできる半導体集積回路装置を提供することを目的と
し、 バンプ配置の同じ２種のバンプ付ＩＣチップのパターン
面を対面させ、両チップのバンプバンドの間にリード線
を挾み込み、サンドイッチ状態で該リード線のボンデン
グを行って両チップをパフケージに封止することにより
、２種のバンプ付ＩＣチップを１組み合わせた構造を有
するように構成する。
に、ＩＣの小型、高密度化および少量多品種化を図るこ
とのできる半導体集積回路装置を提供することを目的と
し、 バンプ配置の同じ２種のバンプ付ＩＣチップのパターン
面を対面させ、両チップのバンプバンドの間にリード線
を挾み込み、サンドイッチ状態で該リード線のボンデン
グを行って両チップをパフケージに封止することにより
、２種のバンプ付ＩＣチップを１組み合わせた構造を有
するように構成する。
本発明は、半導体集積回路装置に係り、詳しくは、２種
のバンプ付ＩＣチップを組み合わせた構造を有する半導
体集積回路装置に関する。
のバンプ付ＩＣチップを組み合わせた構造を有する半導
体集積回路装置に関する。
ＩＣの分野では、ワイヤボンデング法とは別に、チップ
上の全パッドを特定のバンプ（ｂｕｍｐ）や金属リード
によりパッケージ上の端子に一度に接続する方法が行わ
れており、これはワイヤレスボンデング法と称される。
上の全パッドを特定のバンプ（ｂｕｍｐ）や金属リード
によりパッケージ上の端子に一度に接続する方法が行わ
れており、これはワイヤレスボンデング法と称される。
この方法はウェハ形成の工程は複雑になるが、組立時に
は電極の数に依存せず、−度にボンデングが可能なこと
と、チップの実装が極めて小容積にでき、マルチチップ
に向くことから、今後のＬＳＩの高速度、高集積化には
最適な組立方法として期待されている。
は電極の数に依存せず、−度にボンデングが可能なこと
と、チップの実装が極めて小容積にでき、マルチチップ
に向くことから、今後のＬＳＩの高速度、高集積化には
最適な組立方法として期待されている。
従来のバンプ付ＩＣは、通常１つのチップをパンケージ
ングしたものであり、その製造方法としては、例えば第
２図に示すような工程が知られている。第２図（ａ）は
ＩＣの側面図、同図（ｂ）はＩＣの平面図（ただし、縮
尺寸法は異なる）を示し、これらの図において、１はＩ
Ｃチップ（以下、単にチップという）、２はバンプパッ
ド、３はリードフレーム、４は外周固定用のテープであ
る。まず、ポリイミドのテープ４に張ったリードフレー
ム３の一端側をバンプバッド２にインナボンデングし、
次いで第２図（Ｃ）に示すようにリードフレーム３の他
端側を切断してテープ４を除去し、その後、第２図（ｄ
）に示すようにリードフレーム３の切断部をパフケージ
５のパッケージバッド６とボンデングする。なお、７は
リードフレーム３とパッケージパフドロとを絶縁する絶
縁コートである。
ングしたものであり、その製造方法としては、例えば第
２図に示すような工程が知られている。第２図（ａ）は
ＩＣの側面図、同図（ｂ）はＩＣの平面図（ただし、縮
尺寸法は異なる）を示し、これらの図において、１はＩ
Ｃチップ（以下、単にチップという）、２はバンプパッ
ド、３はリードフレーム、４は外周固定用のテープであ
る。まず、ポリイミドのテープ４に張ったリードフレー
ム３の一端側をバンプバッド２にインナボンデングし、
次いで第２図（Ｃ）に示すようにリードフレーム３の他
端側を切断してテープ４を除去し、その後、第２図（ｄ
）に示すようにリードフレーム３の切断部をパフケージ
５のパッケージバッド６とボンデングする。なお、７は
リードフレーム３とパッケージパフドロとを絶縁する絶
縁コートである。
次いで、第２図（ｅ）に示すようにチップ１の上面側に
上部パッケージ８を載せてハンダ９によって接着すると
ともに、キャップ１０で密封する。
上部パッケージ８を載せてハンダ９によって接着すると
ともに、キャップ１０で密封する。
なお、１１はメタル枠である。キャップ１０による封止
の際はパッケージ５と上部パッケージ８とを図中矢印で
示すように上下方向からクリップし、このとき上部パッ
ケージ８の上面がクリップのための捺印面となる。
の際はパッケージ５と上部パッケージ８とを図中矢印で
示すように上下方向からクリップし、このとき上部パッ
ケージ８の上面がクリップのための捺印面となる。
しかしながら、このような従来の半導体集積回路装置に
あっては、バンプパッドとリードフレームとのボンデン
グにおいて、バンプパッドに対すリードフレームの押し
付けが均一に行われなかった場合等にバンプパッドとリ
ードフレームのボンデング強度が不足してリードフレー
ムの剥がれや、接触不良を生ずるという問題点があった
。
あっては、バンプパッドとリードフレームとのボンデン
グにおいて、バンプパッドに対すリードフレームの押し
付けが均一に行われなかった場合等にバンプパッドとリ
ードフレームのボンデング強度が不足してリードフレー
ムの剥がれや、接触不良を生ずるという問題点があった
。
また、従来の構造では、あくまでも１つのチップをパン
ケージングしているため、これ以上ＩＣの小型化および
高密度化を図るのは困難であり、しかも少量多品種化も
困難であるという問題点があった。
ケージングしているため、これ以上ＩＣの小型化および
高密度化を図るのは困難であり、しかも少量多品種化も
困難であるという問題点があった。
そこで本発明は、リードフレームの剥がれや、接触不良
を防止するとともに、ＩＣの小型、高密度化および少量
多品種化を図ることのできる半導体集積回路装置を提供
することを目的としている。
を防止するとともに、ＩＣの小型、高密度化および少量
多品種化を図ることのできる半導体集積回路装置を提供
することを目的としている。
本発明による半導体集積回路装置は上記目的達成のため
、バンプ配置の同じ２種のバンプ付ＩＣチップのパター
ン面を対面させ、両チップのバンプパッドの間にリード
線を挾み込み、サントイ。
、バンプ配置の同じ２種のバンプ付ＩＣチップのパター
ン面を対面させ、両チップのバンプパッドの間にリード
線を挾み込み、サントイ。
子状態で該リード線のボンデングを行って両チップをパ
ンケージに封止することにより、２種のバンプ付ＩＣチ
ップを組み合わせた構造を有している。
ンケージに封止することにより、２種のバンプ付ＩＣチ
ップを組み合わせた構造を有している。
本発明では、２種のチップのパターン面が対面し、両チ
ップのバンプパッドの間にリード線が挟み込まれ、サン
ドイッチ状態として該リード線のボンデングが行われて
両チップがパンケージに封止された構造となっている。
ップのバンプパッドの間にリード線が挟み込まれ、サン
ドイッチ状態として該リード線のボンデングが行われて
両チップがパンケージに封止された構造となっている。
したがって、上記のようにサンドイッチ状態とすること
で、バンプパッドとリードフレームのボンデング強度が
十分なものとなって、リードフレームの剥がれや、接触
不良が防止されるとともに、機能の異なる２種のチップ
を組み合わせることで、ＩＣの小型、高密度化および少
量多品種化が図れる。
で、バンプパッドとリードフレームのボンデング強度が
十分なものとなって、リードフレームの剥がれや、接触
不良が防止されるとともに、機能の異なる２種のチップ
を組み合わせることで、ＩＣの小型、高密度化および少
量多品種化が図れる。
以下、本発明を図面に基づいて説明する。
第１図は本発明に係る半導体集積回路装置の一実施例を
示す図である。本実施例の説明に当たり従来例と同一構
成部分には同一符号を付して重複説明を省略する。本実
施例のｒｃは第１図＜ｅ）に示すような構造を有してお
り、最初にこの構造に到る製造プロセスについて説明す
る。
示す図である。本実施例の説明に当たり従来例と同一構
成部分には同一符号を付して重複説明を省略する。本実
施例のｒｃは第１図＜ｅ）に示すような構造を有してお
り、最初にこの構造に到る製造プロセスについて説明す
る。
まず、第１図（ａ）、（ｂ）は従来例と同様の工程であ
り、最初にある機能を有する第１のバンプ付ＩＣチップ
１についてこのような処理を行う。
り、最初にある機能を有する第１のバンプ付ＩＣチップ
１についてこのような処理を行う。
次いで、第１図（Ｃ）に示すようにチップ１を中央に凹
部の形成されたパンケージ２１に挿入し、チップｌのパ
ターン面と逆側の背面をパッケージ２１にボンデング（
Ｂｌの部分）する。このとき、パッケージ２１の配線パ
ッド２２の高さはボンデングされたデツプ１のバンプパ
ッド２の高さとほぼ同一とする。なお、２３はパッケー
ジ２１の外部ピンである。
部の形成されたパンケージ２１に挿入し、チップｌのパ
ターン面と逆側の背面をパッケージ２１にボンデング（
Ｂｌの部分）する。このとき、パッケージ２１の配線パ
ッド２２の高さはボンデングされたデツプ１のバンプパ
ッド２の高さとほぼ同一とする。なお、２３はパッケー
ジ２１の外部ピンである。
次いで、第１図（ｄ）に示すように別の機能を有する第
２のバンプ付ＩＣチップ３１についてそのバンプパッド
３２がチップ１のリードフレーム付バンプバッド２に一
致するように、言い換えれば両チップのパターン面が対
面するように位置合わせをした後、リードフレーム３お
よびバンプパッド３２をボンデング（Ｂ２の部分）し、
さらにリードフレーム３の他端側（外側）とパッケージ
２１の配線パッド２２をボンデング（Ｂ３の部分）する
。したがって、両チップ１．３１の間にリードフレーム
３が挾み込まれてサンドイッチ状態でボンデングが行わ
れることになる。なお、チップｌおよびチップ３１は、
チップサイズおよびバンプの配置（バンプサイズ）は同
一であるが、チップ自体の機能は異なるものである。
２のバンプ付ＩＣチップ３１についてそのバンプパッド
３２がチップ１のリードフレーム付バンプバッド２に一
致するように、言い換えれば両チップのパターン面が対
面するように位置合わせをした後、リードフレーム３お
よびバンプパッド３２をボンデング（Ｂ２の部分）し、
さらにリードフレーム３の他端側（外側）とパッケージ
２１の配線パッド２２をボンデング（Ｂ３の部分）する
。したがって、両チップ１．３１の間にリードフレーム
３が挾み込まれてサンドイッチ状態でボンデングが行わ
れることになる。なお、チップｌおよびチップ３１は、
チップサイズおよびバンプの配置（バンプサイズ）は同
一であるが、チップ自体の機能は異なるものである。
次いで、第１図（ｅ）に示すようにチップ３１の上面側
に上部パッケージ３３を載せてハンダ３４によって接着
するとともに、キャップ３５で密封する。
に上部パッケージ３３を載せてハンダ３４によって接着
するとともに、キャップ３５で密封する。
なお、３６はメタル枠である。キャップ３５による封止
の際はパッケージ２１と上部パッケージ３３とを上下方
向からクリップする。
の際はパッケージ２１と上部パッケージ３３とを上下方
向からクリップする。
以上の工程により、２種のバンプ付ＩＣチップ１．３１
を組み合わせて１つのＩＣが製造される。
を組み合わせて１つのＩＣが製造される。
この場合、本実施例では両チップ１．３１のバンプパッ
ド２．３２の間にリードフレーム３が挟み込まれてサン
ドイッチ状態でボンデングが行われることになるため、
バンプパッド２．３２とリードフレーム３とのボンデン
グにおいて、バンプパッド２．３２に対すリードフレー
ム３の押し付けが均一に行われなかった場合等にあって
もバンプパッド２．３２とリードフレーム３のボンデン
グ強度が十分なものとなって向上し、リードフレーム３
の剥がれや、接触不良を防止することができる。
ド２．３２の間にリードフレーム３が挟み込まれてサン
ドイッチ状態でボンデングが行われることになるため、
バンプパッド２．３２とリードフレーム３とのボンデン
グにおいて、バンプパッド２．３２に対すリードフレー
ム３の押し付けが均一に行われなかった場合等にあって
もバンプパッド２．３２とリードフレーム３のボンデン
グ強度が十分なものとなって向上し、リードフレーム３
の剥がれや、接触不良を防止することができる。
また、機能の異なる２種のチップ１．３１を組み合わせ
ることにより、同一面積で２倍の素子数を持つＩＣが作
れ、ＩＣの小型化および高密度化を図ることができる。
ることにより、同一面積で２倍の素子数を持つＩＣが作
れ、ＩＣの小型化および高密度化を図ることができる。
なお、高さ方向の増加量は、ここでは問題にしない。
例えば、２種のチップをメモリとした場合、パッケージ
２１の中で各チップの配線を適切に組み合わせて接続す
るようにすれば、複合的でより高密度のメモリを実現で
きる。ただし、この場合、各メモリの共通端子は共通に
接続し、異なる端子（例えば、チップセレクトなど）は
別々に外部ピン２３に接続する。
２１の中で各チップの配線を適切に組み合わせて接続す
るようにすれば、複合的でより高密度のメモリを実現で
きる。ただし、この場合、各メモリの共通端子は共通に
接続し、異なる端子（例えば、チップセレクトなど）は
別々に外部ピン２３に接続する。
さらに、本実施例では、チップ１とチップ３１の品種を
組み合わせることにより、多種少量のＩＣを生産するこ
とができる。また、チップ１とチップ３１を並行に配置
した従来の面積のＩＣの歩留りに比べ、チップｌとチッ
プ３１の組合せＩＣの方がトータルの歩留りを上げるこ
とが可能になる。なお、デツプ１のバンプパッド２、リ
ードフレーム３の一端側（内側）とチップ３１のバンプ
パッド３２の３つをひとまとめにしてボンデングした後
、リードフレーム３を切断（テープ除去）し、チップ１
のパッケージ２１へのボンデングとリードフレーム３の
他端側（外側）のボンデングを行うようにしてもよい。
組み合わせることにより、多種少量のＩＣを生産するこ
とができる。また、チップ１とチップ３１を並行に配置
した従来の面積のＩＣの歩留りに比べ、チップｌとチッ
プ３１の組合せＩＣの方がトータルの歩留りを上げるこ
とが可能になる。なお、デツプ１のバンプパッド２、リ
ードフレーム３の一端側（内側）とチップ３１のバンプ
パッド３２の３つをひとまとめにしてボンデングした後
、リードフレーム３を切断（テープ除去）し、チップ１
のパッケージ２１へのボンデングとリードフレーム３の
他端側（外側）のボンデングを行うようにしてもよい。
本発明によれば、バンプパッドとリードフレームのボン
デング強度を十分なものとして、リードフレームの剥が
れや、接触不良を防止することができるとともに、機能
の異なる（あるいは同一でもよい）２種のチップを組み
合わせることで、ＩＣの小型、高密度化および少量多品
種化を図ることができる。
デング強度を十分なものとして、リードフレームの剥が
れや、接触不良を防止することができるとともに、機能
の異なる（あるいは同一でもよい）２種のチップを組み
合わせることで、ＩＣの小型、高密度化および少量多品
種化を図ることができる。
第１図（ａ）〜（ｅ）は本発明に係る半導体集積回路装
置の一実施例の製造プロセスを示す図、第２図（ａ）〜
（ｅ）は従来の半導体集積回路装置の製造プロセスを示
す図である。 １．３１・・・・・・チップ、 ２．３２・・・・・・バンプバッド、 ３・・・・・・リードフレーム、 ４・・・・・・テープ、 ２１・・・・・・パッケージ、 ２２・・・・・・配線パッド、 ２３・・・・・・外部ビン、 ３３・・・・・・上部パッケージ、 ３４・・・・・・ハンダ、 ３５・・・・・・キャップ。 一実施例の製造プロセスを示す図 第１図 一実施例の製造プロセスを示す図 第１図 従来の製造プロセスを示す図 第２図
置の一実施例の製造プロセスを示す図、第２図（ａ）〜
（ｅ）は従来の半導体集積回路装置の製造プロセスを示
す図である。 １．３１・・・・・・チップ、 ２．３２・・・・・・バンプバッド、 ３・・・・・・リードフレーム、 ４・・・・・・テープ、 ２１・・・・・・パッケージ、 ２２・・・・・・配線パッド、 ２３・・・・・・外部ビン、 ３３・・・・・・上部パッケージ、 ３４・・・・・・ハンダ、 ３５・・・・・・キャップ。 一実施例の製造プロセスを示す図 第１図 一実施例の製造プロセスを示す図 第１図 従来の製造プロセスを示す図 第２図
Claims (1)
- 【特許請求の範囲】 バンプ配置の同じ２種のバンプ付ＩＣチップのパターン
面を対面させ、 両チップのバンプパッドの間にリード線を挟み込み、 サンドイッチ状態で該リード線のボンデングを行って両
チップをパッケージに封止することにより、２種のバン
プ付ＩＣチップを組み合わせた構造を有することを特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34097289A JPH03198367A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34097289A JPH03198367A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03198367A true JPH03198367A (ja) | 1991-08-29 |
Family
ID=18342013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34097289A Pending JPH03198367A (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03198367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369447B2 (en) | 1998-04-20 | 2002-04-09 | Mitsubishi Denki Kabushiki Kaisha | Plastic-packaged semiconductor device including a plurality of chips |
-
1989
- 1989-12-26 JP JP34097289A patent/JPH03198367A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369447B2 (en) | 1998-04-20 | 2002-04-09 | Mitsubishi Denki Kabushiki Kaisha | Plastic-packaged semiconductor device including a plurality of chips |
| KR100355702B1 (ko) * | 1998-04-20 | 2002-11-18 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| US6307256B1 (en) | Semiconductor package with a stacked chip on a leadframe | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JP2002222889A (ja) | 半導体装置及びその製造方法 | |
| JPH08125112A (ja) | 半導体装置およびその製造方法 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JP3043484B2 (ja) | 半導体装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH03198367A (ja) | 半導体集積回路装置 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP2840166B2 (ja) | 半導体装置 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JP2001110981A (ja) | 半導体装置及びその製造方法 | |
| JP2001118954A (ja) | 半導体装置 | |
| JPH118348A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPS6154656A (ja) | 半導体装置 | |
| KR100352115B1 (ko) | 반도체패키지 | |
| JPH03237747A (ja) | 半導体装置 | |
| JPH11354713A (ja) | 半導体装置及び実装方法 |