JPH03195033A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03195033A JPH03195033A JP33605289A JP33605289A JPH03195033A JP H03195033 A JPH03195033 A JP H03195033A JP 33605289 A JP33605289 A JP 33605289A JP 33605289 A JP33605289 A JP 33605289A JP H03195033 A JPH03195033 A JP H03195033A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- electrode
- hardening
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229920005989 resin Polymers 0.000 claims abstract description 48
- 239000011347 resin Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 3
- 238000001723 curing Methods 0.000 description 21
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000016 photochemical curing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 239000005062 Polybutadiene Substances 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229920002857 polybutadiene Polymers 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000006757 chemical reactions by type Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の電極と回路基板とを簡便に導通接
続するフェースダウンボンディング方法による半導体装
置の製造方法に関し、特に、狭ピッチで多数の電極を有
する半導体素子を接続搭載するに好適な半導体素子の接
続方法に関するものである。
続するフェースダウンボンディング方法による半導体装
置の製造方法に関し、特に、狭ピッチで多数の電極を有
する半導体素子を接続搭載するに好適な半導体素子の接
続方法に関するものである。
近年、半導体素子を多数個、微細ピッチで用いるデバイ
スや機器の開発が盛んである０例えば、メモリーカード
、液晶、ＥＬデイスプレィパネル等においては、いずれ
も、多数個のＩＣ，ＬＳＩを一定の面積を有する回路基
板に高密度で、しかも薄型に搭載しなければならない。
スや機器の開発が盛んである０例えば、メモリーカード
、液晶、ＥＬデイスプレィパネル等においては、いずれ
も、多数個のＩＣ，ＬＳＩを一定の面積を有する回路基
板に高密度で、しかも薄型に搭載しなければならない。
ＩＣ，ＬＳＩの実装方法としては、フリップチップ方式
がすでに公知であるが、フリップチップ接続方法の中で
も最近は、更に高密度実装の必要性から、第４図に示す
ような接続方法が提案されている。即ち、第４図（ａ）
に示すように、半導体素子１の金属突起電極１ａと相対
する配線パターン２ａを有する回路基板２との間に、光
又は熱硬化性樹脂３を介在させた後、第４図（ｂ）に示
すように、半導体素子１上の金属突起電極１ａと配線基
板２上の配線パターン２ａとを位置合わせし、なおかつ
加圧して、光又は熱によって樹脂３を硬化せしめ、樹脂
３の収縮応力と樹脂接着力によって金属突起電極１ａと
配線パターン２ａを接触保持させるものである。また上
記の光・熱硬化性絶縁樹脂３の代わりに異方導電性接着
剤を用いる方法や、古くは、半導体素子の金属突起電極
と相対する配線基板上の配線パターンとの間に導電ペー
ストを塗布した後、加圧・加熱により熱硬化させて、隙
間を樹脂封止する方法も公知である。
がすでに公知であるが、フリップチップ接続方法の中で
も最近は、更に高密度実装の必要性から、第４図に示す
ような接続方法が提案されている。即ち、第４図（ａ）
に示すように、半導体素子１の金属突起電極１ａと相対
する配線パターン２ａを有する回路基板２との間に、光
又は熱硬化性樹脂３を介在させた後、第４図（ｂ）に示
すように、半導体素子１上の金属突起電極１ａと配線基
板２上の配線パターン２ａとを位置合わせし、なおかつ
加圧して、光又は熱によって樹脂３を硬化せしめ、樹脂
３の収縮応力と樹脂接着力によって金属突起電極１ａと
配線パターン２ａを接触保持させるものである。また上
記の光・熱硬化性絶縁樹脂３の代わりに異方導電性接着
剤を用いる方法や、古くは、半導体素子の金属突起電極
と相対する配線基板上の配線パターンとの間に導電ペー
ストを塗布した後、加圧・加熱により熱硬化させて、隙
間を樹脂封止する方法も公知である。
しかしながら、上記の光硬化樹脂による接続方法の実際
では、加圧治具のヘッドの当たり面形状や加圧荷重及び
樹脂硬化歪等の熱的・機械的応力が影響して、殊に、第
５図に示したような狭ピッチで多数の電極を有する半導
体素子１を接続する場合、介在する樹脂を加圧光硬化さ
せると、例えば第６図（ａ）に示したように、半導体素
子１の長手方向の両端領域ｃ、ｃ’や、図示していない
が片端領域において接着部の剥離現象が発生する。
では、加圧治具のヘッドの当たり面形状や加圧荷重及び
樹脂硬化歪等の熱的・機械的応力が影響して、殊に、第
５図に示したような狭ピッチで多数の電極を有する半導
体素子１を接続する場合、介在する樹脂を加圧光硬化さ
せると、例えば第６図（ａ）に示したように、半導体素
子１の長手方向の両端領域ｃ、ｃ’や、図示していない
が片端領域において接着部の剥離現象が発生する。
第６図の剥離評価実験は、加圧時の残留応力の影響を特
別に見るため、通常に加圧光硬化させた状態において、
加熱条件と接着面の剥離発注状況を見て、残留応力がど
の部分に残っているかを判定するものである。加熱条件
としては、５０°ＣＸｌ０分、８０°Ｃ×１０分、 １
００ ”ＣＸ１０分、１５０°ＣＸｌ０分とし、残留応
力の回復がどの加熱条件で現れて、接着面剥離が発生す
るかを見た。その結果、樹脂の種類や樹脂メーカーの違
いにより発生温度条件はまちまちであったが、最も低い
条件（５０°ＣＸｌ０分）で剥離が発生してしまうもの
もあり、また最も厳しい温度条件（１５０°ＣＸｌ０分
）でも発生しないものもあった。このような温度条件に
よる残留応力発生のバラツキは接続導通の信鯨性に問題
がある。
別に見るため、通常に加圧光硬化させた状態において、
加熱条件と接着面の剥離発注状況を見て、残留応力がど
の部分に残っているかを判定するものである。加熱条件
としては、５０°ＣＸｌ０分、８０°Ｃ×１０分、 １
００ ”ＣＸ１０分、１５０°ＣＸｌ０分とし、残留応
力の回復がどの加熱条件で現れて、接着面剥離が発生す
るかを見た。その結果、樹脂の種類や樹脂メーカーの違
いにより発生温度条件はまちまちであったが、最も低い
条件（５０°ＣＸｌ０分）で剥離が発生してしまうもの
もあり、また最も厳しい温度条件（１５０°ＣＸｌ０分
）でも発生しないものもあった。このような温度条件に
よる残留応力発生のバラツキは接続導通の信鯨性に問題
がある。
また、機械的応力の影響を見るため、実験した結果を第
６図（ｂ）に示す。半導体素子１中央側のシリンダヘッ
ド面と半導体素子間に１０μｍ程度のプラスチックシー
トを置き加圧硬化させると、半導体素子１の面の中央部
ｄに応力が集中し、その中央部分ｄで剥離することが判
明した。
６図（ｂ）に示す。半導体素子１中央側のシリンダヘッ
ド面と半導体素子間に１０μｍ程度のプラスチックシー
トを置き加圧硬化させると、半導体素子１の面の中央部
ｄに応力が集中し、その中央部分ｄで剥離することが判
明した。
そこで、本発明は上記問題点を解決するもので、その課
題は、加圧光硬化接着工程において温度条件、加圧状態
などにさほど左右されずに初期加圧硬化時の残留応力を
低減させることにより、半導体素子の金属突起電極と基
板側の電極との接続導通不良を防止できる半導体装置の
製造方法を提供することにある。
題は、加圧光硬化接着工程において温度条件、加圧状態
などにさほど左右されずに初期加圧硬化時の残留応力を
低減させることにより、半導体素子の金属突起電極と基
板側の電極との接続導通不良を防止できる半導体装置の
製造方法を提供することにある。
ところで、光硬化樹脂は光硬化反応熱を生成しながら硬
化重合するものであるが、本発明者は、光硬化樹脂に紫
外線照射しなから示差走査熱量計（ＤＳＣ）で反応熱を
測定した。この結果を第３図に示す、第３図の横軸は時
間変化で、単位は分である。縦軸は熱量変化で、単位は
ｍｃａｌ／ｓｅｃである。また横軸のゼロから３０秒は
ブランクの時間で、紫外線照射をしていない部分である
。
化重合するものであるが、本発明者は、光硬化樹脂に紫
外線照射しなから示差走査熱量計（ＤＳＣ）で反応熱を
測定した。この結果を第３図に示す、第３図の横軸は時
間変化で、単位は分である。縦軸は熱量変化で、単位は
ｍｃａｌ／ｓｅｃである。また横軸のゼロから３０秒は
ブランクの時間で、紫外線照射をしていない部分である
。
曲線■、■、■のベースラインは、便宜上、０．５ｍｃ
ａｌ／ｓｅｃだけ相互にシフトして示しである。樹脂の
種類はアクリレート系、エポキシ系。
ａｌ／ｓｅｃだけ相互にシフトして示しである。樹脂の
種類はアクリレート系、エポキシ系。
ポリブタジェン系で、曲線■の樹脂は紫外線硬化型、■
は紫外線と熱併用硬化型のもの、■は紫外線と嫌気性硬
化型のものである。いずれの樹脂も紫外線照射直後に急
激な反応が起こり、反応熱が必ずピーク状に発生する。
は紫外線と熱併用硬化型のもの、■は紫外線と嫌気性硬
化型のものである。いずれの樹脂も紫外線照射直後に急
激な反応が起こり、反応熱が必ずピーク状に発生する。
この初期硬化時間（最初の重合反応のピーク部分）は、
樹脂の種類にもよるが、３０〜４０秒で、その後、徐々
に硬化反応が進み硬化完了は５〜１５分である。もちろ
ん硬化時間を短縮するためには紫外線強度を上げること
は言うまでもない。
樹脂の種類にもよるが、３０〜４０秒で、その後、徐々
に硬化反応が進み硬化完了は５〜１５分である。もちろ
ん硬化時間を短縮するためには紫外線強度を上げること
は言うまでもない。
そこで、上記課題を解決するために、本発明の講じた手
段は、紫外線照射だけによる硬化反応の場合、初期硬化
反応は、硬化反応タイプ（紫外線硬化型、紫外線＋熱硬
化型、紫外線＋嫌気性硬化型）の種類により異なるが、
介在する樹脂を光等に晒しも完全硬化までには時間がか
かるという点に着目して、完全硬化まで光等に晒すので
はなく、硬化時間を初期硬化（最初の重合反応のピーク
部分）だけに限定して、そのまま部分的に樹脂が半硬化
状態のままで残るように反応制御するものである。
段は、紫外線照射だけによる硬化反応の場合、初期硬化
反応は、硬化反応タイプ（紫外線硬化型、紫外線＋熱硬
化型、紫外線＋嫌気性硬化型）の種類により異なるが、
介在する樹脂を光等に晒しも完全硬化までには時間がか
かるという点に着目して、完全硬化まで光等に晒すので
はなく、硬化時間を初期硬化（最初の重合反応のピーク
部分）だけに限定して、そのまま部分的に樹脂が半硬化
状態のままで残るように反応制御するものである。
かかる手段によれば、樹脂の接着剤の一部が半硬化状態
として残るので、樹脂の一部に弾性力の大きい部分が生
じ、それが接着部にクツション作用となる。それ故、加
圧光硬化時の応力歪を緩和し、初期接続不良を大幅に低
減できる。また、耐衝撃性や熱衝撃性等の信顛性の向上
を図ることが可能となる。
として残るので、樹脂の一部に弾性力の大きい部分が生
じ、それが接着部にクツション作用となる。それ故、加
圧光硬化時の応力歪を緩和し、初期接続不良を大幅に低
減できる。また、耐衝撃性や熱衝撃性等の信顛性の向上
を図ることが可能となる。
次に、本発明の実施例に係る接続方法を説明する。ここ
では第４図に示す接続治具を用いた接続方法を説明する
。
では第４図に示す接続治具を用いた接続方法を説明する
。
まず、金属突起電極１ａを有する半導体素子１をプレス
ヘッド面１１の中央部にセットする。金属突起電極１ａ
は２０μｍロ〜／４０μｍロ程度であり、厚みは６〜１
５μｍ程度である。材質は金を用いる。
ヘッド面１１の中央部にセットする。金属突起電極１ａ
は２０μｍロ〜／４０μｍロ程度であり、厚みは６〜１
５μｍ程度である。材質は金を用いる。
次いで、配線パターン電極２ａを形成した配線基板（透
明絶縁基板）２を台座８に設置した石英板９下にセット
する。配線基板５はガラスで、配線パターン電極６は、
ＩＴＯをスパッタ法で形成した上にＮｉ−Ａｕを無電解
メツキにより形成したものである。各層の厚みは順に１
７００人、 ３０００人。
明絶縁基板）２を台座８に設置した石英板９下にセット
する。配線基板５はガラスで、配線パターン電極６は、
ＩＴＯをスパッタ法で形成した上にＮｉ−Ａｕを無電解
メツキにより形成したものである。各層の厚みは順に１
７００人、 ３０００人。
５００人程度である６図示していないが台座７の回路基
板取りつけ面の石英板９以外の場所には真空チャック用
の溝が形成されており、その部分でチャックされる。そ
して、絶縁性光硬化樹脂７を半導体素子１面に塗布する
。塗布量は半導体素子１の面積で、厚さ約１０μｍ程度
となるようにし、樹脂７の一部が半導体素子１の側面に
はみ出してもよいように塗布量を制御する。光硬化樹脂
７は、アクリレート系、エポキシ系、ポリブタジェン系
等である。
板取りつけ面の石英板９以外の場所には真空チャック用
の溝が形成されており、その部分でチャックされる。そ
して、絶縁性光硬化樹脂７を半導体素子１面に塗布する
。塗布量は半導体素子１の面積で、厚さ約１０μｍ程度
となるようにし、樹脂７の一部が半導体素子１の側面に
はみ出してもよいように塗布量を制御する。光硬化樹脂
７は、アクリレート系、エポキシ系、ポリブタジェン系
等である。
次に、図示していないがプレスヘッド１０偏に設置した
Ｘ−Ｙ・θテーブルを用いて、光入射側より顕微鏡を見
ながら半導体素子１の金属突起電極１ａと回路基板４の
配線パターン電極６とを位置合わせして、加圧用プレス
ヘッド１０を空気圧で押し上げてゲージ圧約２ ｋｇ／
ｃｄの荷重で加圧する。
Ｘ−Ｙ・θテーブルを用いて、光入射側より顕微鏡を見
ながら半導体素子１の金属突起電極１ａと回路基板４の
配線パターン電極６とを位置合わせして、加圧用プレス
ヘッド１０を空気圧で押し上げてゲージ圧約２ ｋｇ／
ｃｄの荷重で加圧する。
次いで、台座８の光入射側より紫外線１２を照射する。
照射条件は、紫外線光源によって光強度が異なるが、紫
外線パワーメーターで３６５ｎｍ波長を測定して光強度
を求めて、樹脂７の初期硬化反応時間に合わせてタイマ
ーで照射制御される。本例では、超高圧水銀ランプ２７
０ｍＷ／ｃ＋＋１，３６５ｎ ｍ波長で、石英盤１０ｍ
ｍｔとコーニング７０５９相当ガラス１．１ｍｍｔを透
過後の紫外線強度は５１ｍＷ／ｄであり、樹脂の種類に
もよるが４〜９秒で済むことが解った。また、１２００
ｍＷ；／ｃｉｉｌのランプでは前記と同様な事を行うと
、０．７秒〜１．７秒で初期硬化過程が完了する。ただ
し、完全硬化までさせると、前記と同じ紫外線光源を用
いた場合、低いパワーのもので１．６分〜４．７分、高
いパワーのもので１８秒〜５４秒となる。
外線パワーメーターで３６５ｎｍ波長を測定して光強度
を求めて、樹脂７の初期硬化反応時間に合わせてタイマ
ーで照射制御される。本例では、超高圧水銀ランプ２７
０ｍＷ／ｃ＋＋１，３６５ｎ ｍ波長で、石英盤１０ｍ
ｍｔとコーニング７０５９相当ガラス１．１ｍｍｔを透
過後の紫外線強度は５１ｍＷ／ｄであり、樹脂の種類に
もよるが４〜９秒で済むことが解った。また、１２００
ｍＷ；／ｃｉｉｌのランプでは前記と同様な事を行うと
、０．７秒〜１．７秒で初期硬化過程が完了する。ただ
し、完全硬化までさせると、前記と同じ紫外線光源を用
いた場合、低いパワーのもので１．６分〜４．７分、高
いパワーのもので１８秒〜５４秒となる。
また、不透明基板を用いる場合においては、半導体素子
１側面にはみ出した接着樹脂部分を紫外線照射で硬化さ
せる。この時の樹脂の種類は紫外線と熱併用硬化型、又
は紫外線と嫌気性硬化型を用いる。
１側面にはみ出した接着樹脂部分を紫外線照射で硬化さ
せる。この時の樹脂の種類は紫外線と熱併用硬化型、又
は紫外線と嫌気性硬化型を用いる。
以上の結果、前述の加熱温度試験により確認したところ
、１５０℃×１０分でも残留応力の影響は緩和され、初
期剥離による導通不良は、まったく発生しないことが判
明した。また１２５℃、 １０００時間の高温放置試験
においても導通不良のないことが確認された。
、１５０℃×１０分でも残留応力の影響は緩和され、初
期剥離による導通不良は、まったく発生しないことが判
明した。また１２５℃、 １０００時間の高温放置試験
においても導通不良のないことが確認された。
以上説明したように、半導体素子の金属突起と回路基板
の配線パターンとの位置合わせし、半導体素子面に光硬
化樹脂を塗布し、加圧し、加圧状態で樹脂を光硬化させ
、半導体素子と回路基板を固着させると共に、半導体素
子電極と回路基板の配線電極とを電気的に接続する方法
において、本発明は、接続樹脂である光硬化樹脂を初期
反応だけで止めて一部樹脂が半硬化状態のまま残す点に
特徴を有するので、次の効果を奏する。
の配線パターンとの位置合わせし、半導体素子面に光硬
化樹脂を塗布し、加圧し、加圧状態で樹脂を光硬化させ
、半導体素子と回路基板を固着させると共に、半導体素
子電極と回路基板の配線電極とを電気的に接続する方法
において、本発明は、接続樹脂である光硬化樹脂を初期
反応だけで止めて一部樹脂が半硬化状態のまま残す点に
特徴を有するので、次の効果を奏する。
（１）完全硬化によれば加圧光硬化接続時に発生する加
工歪や硬化歪等の残留応力等により接続不良を生じるが
、接続樹脂の一部が半硬化状態のため、接着剤に弾性力
の大きい部分を残すことにより応力歪を吸収する。
工歪や硬化歪等の残留応力等により接続不良を生じるが
、接続樹脂の一部が半硬化状態のため、接着剤に弾性力
の大きい部分を残すことにより応力歪を吸収する。
（２）光硬化樹脂の硬化時間が短い。
（４）耐熱衝撃性や機械的衝撃性に対して有効である。
第１図は、本発明の実施例に係る接続方法を接続治具を
用いて説明するための断面図である。 第２図（ａ）（ｂ）は同実施例における加圧部の形状を
示す断面図である。 第３図は、光硬化樹脂、光・熱硬化樹脂及び光・嫌気性
樹脂の熱分析特性を示すグラフ図である。 第４図（ａ）（ｂ）は、従来の接続方法を示す模式断面
図である。 第５図は、半導体素子の一例を示す電極配置図である。 第６図（ａ）（ｂ）は、従来の接続方法による加圧硬化
品を加熱処理した時の剥離発生状況と分布を示す模式図
である。 ７・・・絶縁性光硬化樹脂 ８・・・台座 ９・・・石英板 １０・・・シリンダヘッド １１・・・プレスヘッド面。 〔符号の説明〕 １・・・半導体素子 １ａ・・・金属突起電極 ２・・・回路基板 ２ａ・・・配線パターン電極 第１図 第 （ａ） （ｂ） 第 ２ 図 （ａ） 第 図 第 図 （ａ） 第 図
用いて説明するための断面図である。 第２図（ａ）（ｂ）は同実施例における加圧部の形状を
示す断面図である。 第３図は、光硬化樹脂、光・熱硬化樹脂及び光・嫌気性
樹脂の熱分析特性を示すグラフ図である。 第４図（ａ）（ｂ）は、従来の接続方法を示す模式断面
図である。 第５図は、半導体素子の一例を示す電極配置図である。 第６図（ａ）（ｂ）は、従来の接続方法による加圧硬化
品を加熱処理した時の剥離発生状況と分布を示す模式図
である。 ７・・・絶縁性光硬化樹脂 ８・・・台座 ９・・・石英板 １０・・・シリンダヘッド １１・・・プレスヘッド面。 〔符号の説明〕 １・・・半導体素子 １ａ・・・金属突起電極 ２・・・回路基板 ２ａ・・・配線パターン電極 第１図 第 （ａ） （ｂ） 第 ２ 図 （ａ） 第 図 第 図 （ａ） 第 図
Claims (1)
- 金属突起電極を有する半導体素子と該金属突起電極と相
対する導体配線電極を有する絶縁性基板との間に光、熱
又は嫌気性硬化樹脂を介在させ、該金属突起電極と対応
する該導体配線電極とが一致するように位置合せして加
圧する工程と、加圧した状態で介在する前記樹脂を光、
熱又は嫌気性雰囲気に晒し、その樹脂を初期硬化による
一部半硬化状態としたままで済ます工程と、を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336052A JP2540963B2 (ja) | 1989-12-25 | 1989-12-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1336052A JP2540963B2 (ja) | 1989-12-25 | 1989-12-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195033A true JPH03195033A (ja) | 1991-08-26 |
| JP2540963B2 JP2540963B2 (ja) | 1996-10-09 |
Family
ID=18295206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336052A Expired - Lifetime JP2540963B2 (ja) | 1989-12-25 | 1989-12-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540963B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349896A (ja) * | 1993-06-02 | 1994-12-22 | Shibuya Kogyo Co Ltd | 基板固定装置 |
| JP2009537991A (ja) * | 2006-05-17 | 2009-10-29 | スリーエム イノベイティブ プロパティズ カンパニー | ケイ素含有組成物を有する発光デバイスの製造方法 |
| JP2011242880A (ja) * | 2010-05-14 | 2011-12-01 | Ntt Docomo Inc | データ検索装置、データ検索方法及びプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282633A (ja) * | 1988-09-20 | 1990-03-23 | Seiko Epson Corp | 半導体素子の実装構造 |
| JPH034542A (ja) * | 1989-06-01 | 1991-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-12-25 JP JP1336052A patent/JP2540963B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282633A (ja) * | 1988-09-20 | 1990-03-23 | Seiko Epson Corp | 半導体素子の実装構造 |
| JPH034542A (ja) * | 1989-06-01 | 1991-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349896A (ja) * | 1993-06-02 | 1994-12-22 | Shibuya Kogyo Co Ltd | 基板固定装置 |
| JP2009537991A (ja) * | 2006-05-17 | 2009-10-29 | スリーエム イノベイティブ プロパティズ カンパニー | ケイ素含有組成物を有する発光デバイスの製造方法 |
| JP2011242880A (ja) * | 2010-05-14 | 2011-12-01 | Ntt Docomo Inc | データ検索装置、データ検索方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2540963B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730357B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| JP2924830B2 (ja) | 半導体装置及びその製造方法 | |
| WO2010050209A1 (ja) | 電子部品と可撓性フィルム基板の接合方法および接合装置 | |
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH03195033A (ja) | 半導体装置の製造方法 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPH0282633A (ja) | 半導体素子の実装構造 | |
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP3055193B2 (ja) | 回路の接続方法及び液晶装置の製造方法 | |
| JPH0425142A (ja) | 半導体素子の実装方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH0222834A (ja) | 半導体素子の実装方法 | |
| Hatada et al. | A new LSI bonding technology'micron bump bonding technology' | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JP2986636B2 (ja) | マルチチップモジュールの実装方法 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JP2000150571A (ja) | 半導体装置およびその製造方法 | |
| JPH04174533A (ja) | 半導体装置の製造方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPH02209741A (ja) | 半導体装置の実装方法 | |
| JPS63293836A (ja) | 実装体 |