JPH03194602A - 電子式カムスイッチ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明はエンコーダの出力信号を処理してカムスイッ
チ信号に相当する出力信号を送出する電子式カムスイッ
チ装置に関する。

［従来の技術］ 第４図は従来の電子式カムスイッチ装置のハード構成を
示したブロック図である。（４１）はＣＰＵを含む制御
部であり、各種演算処理を行なう。（４２）は設定器で
あり、制御部（４１）に対して各種の指令を入力する。

（４３）は表示器であり制御部（４１）の演算結果等を
表示する。（４４）はＲＡＭ又はＥ２ＰＲＯＭで構成さ
れているユーザメモリであり、ユーザーの所望プログラ
ムが格納されている。（４５）は入力回路であり、エン
コーダ角度信号を制御部（４１）へ送り出す。（４６）
は出力回路であり、カムスイッチ信号を出力する。

上記のように構成された電子式カムスイッチにおいて、
エンコーダ角度信号に対応したカムスイッチ信号を出力
するときの運転モード時においては、エンコーダ角度信
号を入力回路（４５）を介して制御部（４１）に取り込
んで角度を読み込み、その角度に対応したカムスイッチ
信号をユーザメモリ（４４）より読み出し、出力回路（
６）を介してカムスイッチ信号として送り出していた。

このため、例えばエンコーダの角度変化があってからそ
の角度変化に対応したカムスイッチ信号が出力されるま
での遅れ時間は約０．５ｗＳであった。この遅れ時間か
らエンコーダの分解能が３６０のとき、最高使用回転数
は３００　（ｒｐｍ）になる。

［発明が解決しようとする課題］ 上記のような従来の電子式カムスイッチ装置では、最高
使用回転数が低い回転数で抑えられており、それより高
い回転数、例えば１２００（ｒｐｍ）程度の回転数のも
のには適用できないという問題点があった。

この発明は、かかる問題点を解決するためになされたも
のであり、高速回転数のものにも適用できるようにした
電子式カムスイッチ装置を提供することを目的とする。

［課題を解決するための手段］ この発明に係る電子式カムスイッチ装置は、エンコーダ
角度信号をアドレスとしてその信号に対応したカムスイ
ッチ信号が予め格納された記憶手段を有する。

［作　用］ この発明においては、エンコーダ角度信号が記憶手段に
アドレス信号として入力すると、そのアドレスに格納さ
れたカムスイッチ信号が読み出されて出力する。

［実施例］ 第１図はこの発明の一実施例に係る電子式カムスイッチ
装置のハード構成を示したブロック図である。（１ａ）
はＣＰＵ、（ｌｂ）はＣＰ　Ｕ　（ｌａ）の演算処理を
規定するシステムプログラムが格納されたＲＯＭであり
、（１ｃ）はワーキングエリアとして機能するＲＡＭで
ある。以下これらの（ｌａ）、　（ｌｂ）。

（１ｃ）を総称するときは制御部（１）というものとす
る。（２）は設定器であり、制御部（１）に対して各種
の指令を入力する。（３）は表示器であり、制御部（１
）の演算結果等を表示する。（４〉はＲＡＭ又はＥ２Ｐ
ＲｏＭで構成されているユーザメモリであり、ユーザー
の所望プログラムが格納されている。

（５）はアドレスバッファ回路であり、制御部（１）か
らのアドレス信号が入力し、所定のタイミングで送り出
される。（６）は入力回路であり、エンコーダ角度信号
が入力し、所定のタイミングで送り出される。（７）は
出力分配器であり、例えばＲＡ　Ｍ　（８）のデータ出
力数８ビツトを２４点出力回路の出力信号に分配制御す
る。

（８）はＲＡＭであり、エンコーダ角度信号をアドレス
信号としてその信号に対応したカムスイッチ信号か格納
される。（９）は双方向のデータバッファ回路であり、
制御部（１）とＲＡ　Ｍ　（８）との間でデータの授受
をする。（ｌＯ）は出力回路であり、この回路からカム
スイッチ信号を出力する。（１１）は入力ボートであり
、制御部（１）にエンコーダ角度を取り込む。

第２図は出力分配器（７）の回路構成図であり、第３図
はそのタイミングチャートである。ＣＫはＣＰＵ用クロ
ックを分周したクロックパルスであり、このクロックパ
ルスＣＫにより３ビツトリングカウンタ（７ａ〉が動作
する。３ビツトリングカウンタ（７ａ）の出力ＱＯ，Ｑ
ｌ、Ｑ２では第１図のＲＡ　Ｍ　（８）のアドレスＡＬ
Ｏ，Ａｌｌ、　Ａｌ２（図示せず）に接続されている。

またＱＯ，Ｑｌ、Ｑ２とＣＫの反転との積ＣＫＯ，ＣＫ
Ｉ、ＣＫ２は第２図のＲＡ　Ｍ　（８）の８ビツトデー
タを出力するためのクロックに用いる。予め所望のカム
スイッチ出力を記憶しているＲ　Ａ　Ｍ　（Ｉｌｌ）の
アドレスの下位９ビツトにエンコーダ角度信号を入力し
、アドレスの上位３ビツトに出力分配器のＱＯ，Ｑｌ、
Ｑ２を入力する。ＱＯ，Ｑｌ、Ｑ２は３ビツトリングカ
ウンタ出力であり、運転時常時動作している。二二でＲ
ＡＭアドレスＱＯが立ち上がって１７２ＣＫ後ＲＡＭデ
ータが安定した状態でＣＫＯが立ち上がる。ＣＫＯの立
ち上がりでＲＡ　Ｍ　（８）の８ビツトデータをラッチ
することで正しいデータをラッチする。同時にＱｌとＣ
ＫＩ、Ｑ２とＣＫ２により２４点の出力にする。２４点
を出力するのに必要な時間は、３ビツトリングカウンタ
（７ａ）が−周する時間である。仮にＣＩ（−１ＭＨ２
とすると２４点出力するのに必要な時間は となる。

ところで、上述の運転状態から設定器（２）より調整モ
ードに変更してＲＡ　Ｍ　（８）の内容を書き替える場
合には次にように処理される。

調整モードで設定器（２）により書き替えるべきデータ
を制御部（１）に入力すると、エンコーダ角度信号の変
化をトリガとして制御部（１）から調整モード信号ＡＤ
が出力し、出力分配器（７）はその動作を停止し、そし
てそのときの出力回路（１０）の出力がラッチされ、ま
た入力回路（６）はエンコーダ角度入力信号を入力する
のを停止する。アドレス信号はアドレスバッファ回路（
５）を介してＲＡＭ（８）にアクセスし、そのアドレス
に対応したカムスイッチ信号はデータバッファ回路（９
）を介してＲＡ　Ｍ　（８）に書き込まれる。次にＲｐ
、　Ｍ　（８）からのカムスイッチ信号による出力に戻
すためエンコーダ角度信号をアドレス信号にして出力分
配器（７）を動作させ、出力回路（１０）は出力のラッ
チを解除する。この一連の動作を所定の時間内（応答回
転数１２０Ｏｒｐｍ）に終了させる。

［発明の効果］ 以上のようにこの発明によれば、予め格納された記憶手
段によりエンコーダ角度信号がこの記憶手段にアドレス
４８号として入力すると、そのエンコーダ角度信号に対
応したカムスイッチ信号が読み出されるようにしたため
、ＣＰＵを介さずにカムスイッチ信号が読みだされ、処
理時間が早められて、高速のエンコーダにも対応できる
。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る電子式カムスイッチ
装置のハード構成を示すブロック図、第２図は出力分配
器の回路構成図、第３図は第２図のタイミングチャート
、第４図は従来の電子式カムスイッチ装置のハード構成
を示すブロック図である。 図において、（１）は制御部、（５）はアドレスバッフ
ァ回路、（７）は出力分配器、（８）はＲＡＭ、（９）
はデータバッファ回路、（ｌＯ）は出力回路である。

Claims (1)

【特許請求の範囲】
1. アブソリュート形ロータリーエンコーダ（以下エンコー
   ダと称する。）の角度信号をアドレスとしてその信号に
   対応したカムスイッチ信号が予め格納された記憶手段を
   有し、エンコーダ角度信号に対応したカムスイッチ信号
   を出力することを特徴とする電子式カムスイッチ装置。