JPH0265549A - データ処理信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ通信などにおける送受信データをア
ナログ的に処理するためのデータ処理信号回路に関する
ものである。

〔従来の技術〕

第４図は従来の基本的なデータ処理信号発生回路を示す
図であり、図において、１１は源振（水晶発振器など）
、２１は基本信号発生回路（カウンタ）、２２．２３は
処理信号制御回路、２４はスイッチ、ゲートなど、１５
はデータ処理部である。

次に動作について説明する。源振（水晶発振器など）１
１の出力は基本信号発生回路２工のカウンタで分周され
、周期の異なったクロックとして出力される。このクロ
ックを基にして、処理信号制御回路２２．２３でデータ
処理に必要な信号を制御し出力する。ここで、データ処
理部１５に２つのモード、仮に送信系と受信系とで処理
信号のタイミングのみを変えて、同一処理部を共有する
場合は、回路２２と２３とのような２つの処理信号制御
回路を持ち、スイッチまたはゲート回路２４にて、この
２つのモードのデータ処理信号を発生させていた。

〔発明が解決しようとする課題〕

従来のデータ処理信号発生回路は以上のように構成され
ているので、データ処理部１５で多種の信号が必要であ
る場合や複雑な処理に必要な特殊な信号が必要である場
合、処理信号制御回路２２゜２３も複雑になり、また、
データ処理部１５に上記のような２つのモード、さらに
それ以上のモードがある場合、処理信号制御回路は２つ
以上必要となり、さらにスイッチ回路２４もそれに応じ
て複雑になるなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、回路の簡素化ができるとともに、スイッチ回
路を使用せずに、２つ以上の異なったモードでも処理で
きるデータ処理信号発生回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ処理信号発生回路は、あらかじめ
データ処理するための信号情報をメモリしたＲＯＭある
いはＲＡＭを使用し、このＲＯＭ（ＲＡＭ）の出力を制
御するカウンタを設けるとともに、このＲＯＭ　（ＲＡ
Ｍ）からの処理信号出力を安定に確保するためのラッチ
回路とを設けたものである。

〔作用〕 この発明においては、データ処理するための信号情報を
メモリしたＲＯＭ　（あるいはＲＡＭ）を使用すること
により、従来に比して回路を筒素化できるとともに、Ｒ
ＯＭ　（ＲＡＭ）の出力を制御するカウンタとＲＯＭ　
（ＲＡＭ）の出力を安定に確保するためのラッチ回路と
を設けたことにより、未使用のアドレスをモードによっ
て変更することによって、スイッチ回路を使用すること
なく、多種のモードのデータ処理に対応することが可能
となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１１は源振（水晶発振器など）、１２は源
振１１の出力を分周するカウンタであり、その出力はＲ
ＯＭ１３のアドレスを制御している。ＲＯＭ１３のデー
タとしては、データ処理部１５で必要な信号のタイミン
グ情報があらかじめ書き込まれていて、カウンタ１２の
タイミングに同期して出力される。また、１４はＲＯＭ
１３の出力データを安定に確保するランチ回路、１６は
ＲＯＭ１３の出力データが安定した時にラッチ回路１４
に対してランチ信号を出す回路であり、普通は立下がり
変化のデータを立上がりです、なわち出力データの中央
でランチするように構成する。

次に、第２図及び下表をも用いて、本実施例による回路
の詳細な説明を行なう、第２図は第１図に示す回路の各
部信号波形を示す図であり、Ａは源振１１の出力、８１
〜Ｂ、はＡを分周した後の出力、Ｂ、は外部モード、Ｃ
Ｉ””　ＣｓはＲＯＭ　１３出力、Ｄはラッチ信号、Ｅ
　ｌ”　Ｅ　ｔはラッチ出力であり、データ処理部１５
の入力となっている。

発振Ａに対しＢ＋”Ｂｓまで各速度で分周されるが、こ
れはＲＯＭ１３のアドレスに対応していて、ゼロ番地か
ら順次カウントされカウンタ１２にリセット信号が入ら
ないかぎり（ＦＦ）＋６までカウントされるａＢ９は外
部からのモード設定であり、Ｂ、〜Ｂ、までで読み出さ
れるメモリ空間を変えている。

上表はＲＯＭ１３のアドレスとデータの対応表であるが
、このようにＲＯＭ１３に書き込んでおけば、ｔ、〜ｔ
、まで第２図に示すようなＣ１〜Ｃ１の信号を得ること
ができる。ここで、Ｂ、は０”の場合を示したが、Ｂ、
を１”にし、異なったデータを書き込めば、同じ周期で
異なったタイミング信号を得ることができる。最終出力
であるＥ、−Ｅ、は、−Ａの立下がりでサンプリングす
るようなランチ信号りをラッチ回路１４に入力すること
により得られる。

このように本実施例では、複雑であった処理信号制御回
路をあらかじめ処理情報をメモリしたＲＯＭ１３に置き
替え、これをカウンタ１２によって制御することによっ
て回路が筒素化され、ＲＯＭ１３の未使用のアドレスを
変更することにより、多種のモードのデータ処理でも対
応できる。

また、第３図のように、スイッチ回路１７を設け、Ａ、
〜Ａｓの異なった速度のクロック中からカウンタ１２に
入力するクロックＡ、を選ぶことにより、Ｃ，−Ｃ，の
データ処理信号のタイミング速度をデータ速度に合わせ
て変更できる。さらに、ＲＯＭをＲＡＭ１３に変え、ゲ
ート１８，１９．２０を設けこれらのゲートを制御しく
リード／ライト）、アドレスの８１〜Ｂ！＋　データの
Ｃ１〜ＣＩｌをパスラインであるり、Ｅに諸元設定時の
み接続することにより、外部メモリから制御でき、さら
に複雑なデータ処理システムにも対応できる。

〔発明の効果〕

以上のように、この発明に係るデータ処理信号発生回路
によれば、データ通信などでのデータ処理に必要な処理
信号をＲＯＭ　（またはＲＡＭ）とそのアドレスを制御
するカウンタ及びその出力を安定して出力するためのラ
ッチ回路とで出力するようにしたので、回路を筒素化で
き、また、多種のモードを持った複雑な処理にも対応で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ処理信号発生
回路を示す図、第２図はその各部の信号波形を示す図、
第３図はこの発明の他の実施例によるデータ処理信号発
生回路を説明するための図、第４図は従来のデータ処理
信号発生回路を示す図である。 １１は源振、１２はカウンタ、１３はＲＯＭ　（ＲＡＭ
）、１４はランチ回路、１５はデータ処理部、１６はラ
ッチ信号発生部、１７はスイッチ回路、１８，１９．２
０はゲートである。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）データ通信などの送受信データをアナログ的に処
   理するためのデータ処理信号発生回路において、 上記データを処理するための信号情報を書き込むメモリ
   と、 該メモリを制御するカウンタと、 上記メモリの出力を安定に確保するためのラッチ回路と
   を備えたデータ処理信号発生回路。