JPH02127752A - データ転送方式 - Google Patents

データ転送方式

Info

Publication number
JPH02127752A
JPH02127752A JP28167588A JP28167588A JPH02127752A JP H02127752 A JPH02127752 A JP H02127752A JP 28167588 A JP28167588 A JP 28167588A JP 28167588 A JP28167588 A JP 28167588A JP H02127752 A JPH02127752 A JP H02127752A
Authority
JP
Japan
Prior art keywords
measurement
digits
address
data
measurement data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28167588A
Other languages
English (en)
Inventor
Yoshitaka Yamauchi
芳隆 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP28167588A priority Critical patent/JPH02127752A/ja
Publication of JPH02127752A publication Critical patent/JPH02127752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、データ転送方式に関し、詳しくは計′/1
tl+システムにおける多数の計測センサによりえられ
る、時間変化する計71−1データをプロセッサに転送
するための回路に関するものである。
[従来の技術] 多数の計測センサをそれぞれ有する複数の計測装置が、
広い範囲に分散する規模の大きい計測システムにおいて
は、各センサの計測データを−・箇所に集中して監視す
る必要がある。第2図はこのような計測システムを例ノ
1(するもので、計測装置群2を構成するN組の計測装
置(り〜(N)にはそれぞれ多数の計測センサl−1,
ト2・・・・・・が設けられており、各センサの31測
データは、計測対象物の時間変化により時々刻々に変動
する。これらのデータに対して各計測装置にバッファメ
モリ3−1.3−2・・・・・・が設けられ、各計測デ
ータDl * D2・・・・・・は適当なタイミングで
対応するアドレス(ADH。
)Als A2・・・・・・のデータ部(DATA)に
オーバライド(更新記憶)される。記憶された各計測デ
ータは、プロセッサ(CPU)4に転送されて出力部5
に表示される。
[解決しようとする課題] −に記したバッファメモリ3からプロセッサ4へのデー
タの転送において、バッファメモリより計測データを読
み出す従来の方法は、プロセッサよりのアドレス指定を
1側車位で行い、データを1個づつ転送するものである
が、多数の計測データに対してアクセスタイムが長くな
り、時々刻々変動する計測データを迅速、確実に監視す
るには不適当であった。また、監視する計測データは時
に応じて計測装置または計4!1センサが任意に変更さ
れるので、画一・的な読み出しは不適当であり、このよ
うな変更に柔軟に対応して任意に必要な計測装置のデー
タを監視し、かつ迅速に転送する方法が必要とされてい
る。
この発明は、以1−に鑑みてなされもので、複数の計測
装置の多数のd1測データを更新記憶するバッファメモ
リに対して、必要とするアドレスの範囲を指定し、この
範囲の計測データを連続して転送する、データ転送方式
を提供することを1−1的とするものである。
[課題を解決するための手段] この発明は、複数の計測装置の多数の計測センサによる
時間変動する計測データを、各計測装置のバッファメモ
リのアドレスに逐次更新して記憶してプロセッサに転送
する計測システムに対するデータ転送方式である。各計
測装置の番号およびそれぞれの計tI11センサの番号
を、バッファメモリのアドレスの上位桁および上位桁に
それぞれ対応させて各計?Itllデータを記憶する。
プロセッサより、11位カウンタおよびデータ転送制御
部に対して、転送する先頭の計測データに対する【−位
桁と、該り位桁に続いて転送する計測データに対する下
位桁の総個数をそれぞれ指定し、指定された上位桁を上
位カウンタよりアドレスメモリに入力する。
アドレスメモリにおいて、人力した上位桁に対する下位
桁を逐次出力してバッファメモリに転送し、1・0位カ
ウンタよりバッファメモリに転送される一上位桁とによ
り、バッファメモリの該当アドレスの計測データを出力
し、該計測データに該当アドレスを付加してプロセッサ
に転送する。下位カウンタにおいて、アドレスメモリよ
り逐次出力された下位桁の個数をカウントシ、カウント
数が上位桁に対してアドレスメモリに設定された下位桁
の個数に達したとき、上位カウンタを歩進して次位の、
上位桁に更新し、更新された上位桁に対する上位桁の逐
次出力と計測データの転送および上位桁のカウントを行
う。このような上位桁の更新と一下位桁の逐次出力およ
び計測データの転送とを、データ転送制御部に指定され
た上位桁の総個数に達するまで繰り返すものである。
[作用] 以l−のデータ転送回路においては、各計測装置のバッ
ファメモリに更新して記憶された時間変動する計測デー
タは、プロセッサにより、」1位カウンタに対して監視
を望む任意の計測装置に対するアドレス(先頭アドレス
)の上位桁を指定し、またデータ転送制御部に対してこ
の上位桁に続いて転送する下位桁の総個数を指定するこ
とにより、指定されたアドレス範囲の計測センサによる
計測データが逐次出力され、これに該当するアドレスが
付加されて、プロセッサに対して連続して転送されるも
のである。
[実施例] 第1図(a)、(b)および(C)は、この発明による
データ転送方式の実施例におけるブロック構成と、バッ
ファメモリの内容およびアドレスメモリの逐次出力する
アドレス範囲を示す図表である。
図(a)において、計測装置群2は複数のril測装置
よりなり、各装置には多数の、i1/I’llセンサ1
が設けられている。各装置に対してバッファメモリが設
けられ、これらを・括してバッファメモリ群3で示す。
図(b)において、バッファメモリ群3のアドレス部(
ADR,)は、例として8ビツトで構成され、その【−
位桁4ビツト(以ドAllで示す)を計測装置の番号に
、また、下位桁4ビット(AL)を各装置の計測センサ
番号にそれぞれ対応させる。データ部(DATA)には
適当なビット数で計測センサごとの計測データが記憶さ
れる。。時間変動する計測データは、図示しない回路に
より、適当なタイミングでバッファメモリ群3の該当ア
ドレスに更新記憶されている。
プロセッサ4とバッファメモリ群3の間に、この発明に
よるデータ転送回路7が設けられる。プロセッサ4の人
力キーボード6により、転送を必要とする任意の計測装
置のlI[R]と、この計測装置以下の計測装置を含み
、転送する計測センサのAL [X]〜[Y]の総個数
rをそれぞれ入力する。プロセッサよりのAH[R]は
制御部9よりのロードパルスLDにより上位カウンタ8
にセットされ、アドレスメモリ(ROM)10に転送さ
れる。ROMl0は、図(b)に示したバッファメモリ
3と同一・のアドレスが設定されており、その一部を図
(c)に示す、ROM16に入力したA旺R]に対して
、これに属する。ALを逐次出力してバッフ1メモ9群
3に転送する。このALと1−位カウンタ8より転送さ
れるAH[R]とにより、バッファメモリの該当するア
ドレスの計測データが制御部9を通してプロセッサ4に
転送される。A旺R]に対しては、ROM+oよりの出
力線■のレベルは0であり、次のカウントパルスCPが
AND回路鳳2を経て上位カウンタI3に5えられてカ
ウントされる。カウントの都度CPはROMl0に転送
されて次位置ドの下位桁が逐次出力される。この下位桁
はバッファメモリに転送され対応する計測データが逐次
出力される。ROMl0において当該、上位桁に対する
下位桁の出力が終了すると、その時点でROMより出力
線11にレベル”■”が出力され、上位カウンタ13の
カウントが停市するとともに、このレベル”1”とCP
かAND回路14を経て上位カウンタ8にryえられA
I[R]が次位のAI[R千日に更新される。これに対
するALが上記と同様に逐次出力され、パンツ、・メモ
リより対応するアドレスの計測データが出力され、以下
同様にAHの更新と下位桁の出力が繰り返される。一方
、データ転送制御部9には、プロセッサ4よりALの総
個数rが指定されているので、この個数に達すると、C
Pの出力が停止l−シて、l〕記の繰り返し動作が停止
する。
以l−により、転送を希望する計測装置に対するA旺R
]と、これに続く計測センサに対する下位桁の総個数r
をプロセッサにより指定することにより、図(c)に示
す計測データD[x]〜D [y]は連続してバッファ
メモリからプロセッサに転送され、出力部5に表示され
る。
なお、l−記に都いて、データ転送制御部9とプロセッ
サ4およびバッファメモリ群3の間には、ストローブ(
ST)などの各種の訓御信号が適当なタイミングで転送
されるが、これらはデータ転送のJλ本であるので、詳
細説明は省略する。
[発明の効果コ 以1・、の説明により明らかなように、この発明による
データ転送方式を適用することにより、複数の計測装置
のそれぞれに多数の計測センサと、各計測装置に対する
バッファメモリを有する計測システムにおける計測デー
タが、単に転送すべき任意の計測装置の番号とその計測
センサの総個数を指定するのみで、バッファメモリより
プロセッサに連続して転送されるもので、従来のアドレ
ス単位のアクセス方法に比べて、指定操作が容易で転送
時間がはるかに短縮される効果には大きいものがある。
【図面の簡単な説明】
第1図(a)、(b)および(C)は、この発明による
データ転送方式の実施例におけるブロック構成図と、バ
ッファメモリの内容およびアドレスメモリの・部を示す
図表、第2図は、従来のデータ転送方法の説明図である
。 ■・・・計測センサ群、  2・・・計測装置群、3・
・・パブファメモリ群、 4・・・プロセッサ(CPU) 、5・・・出力部、6
・・・人力キーボード、 7・・・データ転送回路、8
・・・上位カウンタ、 9・・・データ転送制御部、1
0・・・アドレスメモリ、 ■・・・出力線、12.1
4・・・AND回路、 目・・・下位カウンタ。

Claims (1)

    【特許請求の範囲】
  1. 複数の計測装置の多数の計測センサによる時間変動する
    計測データを、上記各計測装置に対応するバッファメモ
    リに逐次更新して記憶し、プロセッサに転送する計測シ
    ステムにおいて、上記各計測装置の番号およびそれぞれ
    の計測センサ番号を、上記バッファメモリのアドレスの
    上位桁および下位桁にそれぞれ対応させて上記計測デー
    タを記憶し、上記プロセッサより、上位カウンタおよび
    データ転送制御部に対して、転送する先頭の計測データ
    に対するバッファメモリのアドレスの上位桁と、転送す
    る計測データの総個数をそれぞれ指定し、該指定された
    上位桁を上記上位カウンタよりアドレスメモリに出力し
    、該アドレスメモリにおいて該入力した上位桁に対する
    下位桁を逐次出力して上位桁と共に上記バッファメモリ
    に転送することにより、上記バッファメモリは該当アド
    レスの計測データを出力し、データ転送制御部は該出力
    された計測データに該当アドレスを付加して上記プロセ
    ッサに転送し、かつ、下位カウンタにおいて、上記アド
    レスメモリより逐次出力された下位桁の個数をカウント
    し、該カウント数が、上記上位桁に対して上記アドレス
    メモリに設定された下位桁の個数に達したとき、上記上
    位カウンタを歩進して次位の上位桁に更新し、該更新さ
    れた上位桁に対する下位桁の逐次出力と上記計測データ
    の転送および上記下位桁のカウントが、上記データ転送
    制御部に指定された下位桁の上記総個数に達するまで繰
    り返すことを特徴とする、データ転送方式。
JP28167588A 1988-11-08 1988-11-08 データ転送方式 Pending JPH02127752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28167588A JPH02127752A (ja) 1988-11-08 1988-11-08 データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28167588A JPH02127752A (ja) 1988-11-08 1988-11-08 データ転送方式

Publications (1)

Publication Number Publication Date
JPH02127752A true JPH02127752A (ja) 1990-05-16

Family

ID=17642415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28167588A Pending JPH02127752A (ja) 1988-11-08 1988-11-08 データ転送方式

Country Status (1)

Country Link
JP (1) JPH02127752A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020173852A (ja) * 2020-07-10 2020-10-22 マイクロ モーション インコーポレイテッド 2つ以上のスレーブとの通信
US11956206B2 (en) 2016-02-26 2024-04-09 Micro Motion, Inc. Communicating with two or more slaves

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956206B2 (en) 2016-02-26 2024-04-09 Micro Motion, Inc. Communicating with two or more slaves
JP2020173852A (ja) * 2020-07-10 2020-10-22 マイクロ モーション インコーポレイテッド 2つ以上のスレーブとの通信

Similar Documents

Publication Publication Date Title
US4797851A (en) Data transfer control equipment
JPH0542023B2 (ja)
JPH02127752A (ja) データ転送方式
JPH025248B2 (ja)
JPS60231270A (ja) パタ−ン制御装置
DE2949793C2 (ja)
JP3694946B2 (ja) 並列処理システム
JPS60115815A (ja) 計量装置
JP2906845B2 (ja) 並列プロセッサ装置
JPS5856090B2 (ja) 計量装置における計量デ−タの表示用デ−タへの処理装置
JPS6190216A (ja) カウンタ式位置検出装置
JPH0324616A (ja) データ処理装置
SU640314A1 (ru) Устройство дл определени экстремальных путей в графах
JPH0580080A (ja) 測定装置
JPS61177556A (ja) メモリ切替回路
JPS5851330A (ja) 文字処理装置
JP2696811B2 (ja) 電子式プリセツトカウンタ
JPH0268672A (ja) 画像処理プロセッサのアドレス発生部
JPS6016993Y2 (ja) ファ−ストイン・ファ−ストアウト・メモリ
JP4433492B2 (ja) プログラマブルコントローラとの間のデータ授受方式
JPS62157906A (ja) 制御装置
JPS63231565A (ja) 記憶制御装置
JP2641932B2 (ja) フレームメモリのアクセス方式
JPH0476598A (ja) 表示制御装置
JPH04333951A (ja) プロセッサのダイレクトメモリアクセス制御装置